-
公开(公告)号：CN110459473B
公开(公告)日：2023-06-06
申请号：CN201910328277.X
申请日：2019-04-23
Applicant: 丰田合成株式会社
IPC: H01L21/336 , H01L29/78 , H01L29/10
Abstract: 本发明的半导体装置及其制造方法能够抑制在沟槽的侧面部分产生因离子注入引起的损伤。半导体装置的制造方法包括：在第一n型半导体层层叠p型半导体层的层叠工序；在从p型半导体层的表面中的形成有槽部的位置分离的位置离子注入n型杂质或者p型杂质的离子注入工序；通过热处理，形成使被离子注入的杂质活化的注入区域，且使p型半导体层所包含的p型杂质扩散至位于注入区域的下方的第一n型半导体层，从而形成p型杂质扩散区域的热处理工序；贯通p型半导体层形成底部位于第一n型半导体层内的槽部的槽部形成工序；以及在槽部的表面隔着绝缘膜形成第一电极的第一电极形成工序。
-
公开(公告)号：CN108574001B
公开(公告)日：2021-02-19
申请号：CN201810193710.9
申请日：2018-03-09
Applicant: 丰田合成株式会社
Abstract: 本发明提供提高半导体装置的耐压并抑制漏极‑源极间的电容变高的技术。具有沟槽栅极结构的半导体装置具备第一n型半导体层、p型半导体层、沟槽、绝缘膜、栅极电极、源极电极以及漏极电极，第一n型半导体层具备含有p型杂质比含有n型杂质多的p型杂质含有区域，p型杂质含有区域与p型半导体层接触，在从n型半导体层与p型半导体层的层叠方向观察时，p型杂质含有区域位于不与源极电极的至少一部分重叠的位置且位于与沟槽的底面外周重叠的位置。
-
公开(公告)号：CN107634098B
公开(公告)日：2021-02-02
申请号：CN201710581314.9
申请日：2017-07-17
Applicant: 丰田合成株式会社
IPC: H01L29/78 , H01L21/336 , H01L29/423
Abstract: 本发明公开了半导体器件及其制造方法。为了抑制在具有栅极绝缘膜和栅电极的半导体器件中的电流泄漏。在沟槽的底表面、沟槽的侧表面和第二n型层的在沟槽的侧表面附近处的顶表面上经由栅极绝缘膜以膜的形式连续地形成栅电极。栅电极的底表面的端部与栅极绝缘膜的顶表面的端部对准，并且栅极绝缘膜的底表面的端部形成为与第二n型的面向栅电极的底表面的端部的表面接触。钝化膜覆盖器件的除了源电极和栅电极的接触孔之外的整个顶表面。
-
公开(公告)号：CN109585537A
公开(公告)日：2019-04-05
申请号：CN201811107461.3
申请日：2018-09-21
Applicant: 丰田合成株式会社
IPC: H01L29/40 , H01L29/739 , H01L29/78
Abstract: 一种半导体装置。提供缓和沟槽的底面端部附近的电场集中的技术。在半导体装置中，非有源区域具备：外周沟槽，其贯通第三半导体层和第二半导体层，到达第一半导体层并包围有源区域；第二绝缘膜，其覆盖外周沟槽的表面；导电体，其形成在被第二绝缘膜覆盖的外周沟槽，并与控制电极以及接触电极电绝缘；以及外周电极，其位于外周沟槽的外侧，与第二半导体层接触并与接触电极电连接。
-
公开(公告)号：CN104078504B
公开(公告)日：2017-05-10
申请号：CN201410055965.0
申请日：2014-02-19
Applicant: 丰田合成株式会社
Inventor： 冈彻
CPC classification number: H01L29/7813 , H01L29/0623 , H01L29/0661 , H01L29/0869 , H01L29/0878 , H01L29/1095 , H01L29/2003 , H01L29/407 , H01L29/41766 , H01L29/42356 , H01L29/452 , H01L29/66727 , H01L29/66734 , H01L29/7811 , H01L29/7825 , H01L29/7827
Abstract: 本发明提供一种半导体装置及其制造方法。其中，半导体装置具备：第一n型半导体层，其具有第一界面、和构成从第一界面突出的凸部的上面的第二界面；p型半导体层，其是层叠于第一n型半导体层的p型半导体层，层叠于第一界面的第一部位、和层叠于第二界面的第二部位一样连接；第二n型半导体层；槽部，其是从第二n型半导体层贯通p型半导体层，并下陷至第一n型半导体层中的上述凸部的内侧。
-
Patent Agency Ranking
公开(公告)号：CN105304712A
公开(公告)日：2016-02-03
申请号：CN201510364222.6
申请日：2015-06-26
Applicant: 丰田合成株式会社
IPC: H01L29/78 , H01L29/40 , H01L21/8234
CPC classification number: H01L29/78 , H01L21/02126 , H01L21/022 , H01L21/02274 , H01L21/0228 , H01L21/28264 , H01L29/2003 , H01L29/4236 , H01L29/513 , H01L29/517 , H01L29/66446 , H01L29/66522 , H01L29/66734 , H01L29/7813 , H01L29/7835 , H01L29/408 , H01L29/66477
Abstract: 本发明提供一种半导体装置及其制造方法，在该半导体装置中，实现载流子迁移率的提高以及栅极漏电电流的降低。半导体装置具备：半导体层，其主要由氮化镓(GaN)构成；第一栅极绝缘膜，其通过使用臭氧作为氧化剂的原子层沉积法被形成在半导体层上，且主要由氧化物构成；第二栅极绝缘膜，其通过使用氧等离子体作为氧化剂的原子层沉积法被形成在第一绝缘膜上，主要由氧化物构成，且以比第一绝缘膜低的浓度含有碳(C)；以及栅电极，其被形成在第二栅极绝缘膜上。
-
公开(公告)号：CN102034860B
公开(公告)日：2013-03-27
申请号：CN201010291598.6
申请日：2010-09-21
Applicant: 丰田合成株式会社
Inventor： 冈彻
IPC: H01L29/778 , H01L21/335 , H02M1/00
CPC classification number: H01L29/66462 , H01L23/291 , H01L23/3171 , H01L29/2003 , H01L29/407 , H01L29/4236 , H01L29/7785 , H01L29/7787 , H01L29/861 , H01L2924/0002 , H01L2924/00
Abstract: 提供了一种表现出常关断特性和低接通状态电阻的半导体器件及其制造方法，该半导体器件包括：第一载流子输运层；由未掺杂的GaN形成并且被提供在第一载流子输运层的两个分离的区域上的两个分离的第二载流子输运层；以及由AlGaN形成并且分别提供在所述两个分离的第二载流子输运层上的载流子供给层。第二载流子输运层和载流子供给层分别通过晶体生长而形成在第一载流子输运层上。第二载流子输运层与载流子供给层之间的异质结界面表现出高平坦度，并且在异质结界面附近几乎不引入生长相关杂质。因此，防止了2DEG的迁移率的降低并且减小了接通状态电阻。
-
公开(公告)号：CN109585537B
公开(公告)日：2021-09-14
申请号：CN201811107461.3
申请日：2018-09-21
Applicant: 丰田合成株式会社
IPC: H01L29/40 , H01L29/739 , H01L29/78
Abstract: 一种半导体装置。提供缓和沟槽的底面端部附近的电场集中的技术。在半导体装置中，非有源区域具备：外周沟槽，其贯通第三半导体层和第二半导体层，到达第一半导体层并包围有源区域；第二绝缘膜，其覆盖外周沟槽的表面；导电体，其形成在被第二绝缘膜覆盖的外周沟槽，并与控制电极以及接触电极电绝缘；以及外周电极，其位于外周沟槽的外侧，与第二半导体层接触并与接触电极电连接。
-
-
公开(公告)号：CN105448694B
公开(公告)日：2018-10-02
申请号：CN201510608643.9
申请日：2015-09-22
Applicant: 丰田合成株式会社
IPC: H01L21/28
Abstract: 本发明提供半导体装置及其制造方法。形成能够抑制由干式蚀刻引起的接触电阻的增大的电极。半导体装置的制造方法具备：在半导体层上形成层叠了多个电极层的电极的层叠工序；和对电极进行热处理的热处理工序，层叠工序包含：作为多个电极层中的一个，形成主要由铝(Al)构成的第一电极层的工序；作为多个电极层中的一个，在第一电极层上形成主要由具有比铝(Al)高的熔点且在450℃以上的温度下与铝(Al)发生反应的导电性材料构成的第二电极层的工序；以及作为多个电极层中距离半导体层最远的电极层，在第二电极层上形成主要由钯(Pd)构成的第三电极层的工序。
-
-
-
-
-
-
-
-
-
Search Results
38
records
(took 0.024 seconds)
