-
公开(公告)号：CN103529658B
公开(公告)日：2015-04-01
申请号：CN201310485162.4
申请日：2013-10-16
Applicant: 中国科学院半导体研究所
IPC: G03F9/00
CPC classification number: G03F9/7084 , G03F1/42
Abstract: 本发明提供了一种在第一次光刻工艺中方形晶圆对准的方法。该方法包括：步骤A，在对方形晶圆进行第一次曝光的掩模板上掩模图形的外围，制备对准标记；步骤B，在第一次曝光工艺中，利用掩模板上的对准标记，将方形晶圆限定在预设区域内，由掩模图形对方形晶圆进行曝光；以及步骤C，在第二次曝光工艺以及后续曝光工艺中，利用前一次光刻工艺留下的对准标记对方形晶圆进行对准。本发明简单可靠、易于实现，可保证方形晶圆边沿管芯完整，提高芯片产能。
-
公开(公告)号：CN104465485A
公开(公告)日：2015-03-25
申请号：CN201410730418.8
申请日：2014-12-04
Applicant: 中国科学院半导体研究所
IPC: H01L21/70
Abstract: 本发明公开了一种制备小间距LED全彩显示阵列的方法，包括：在透明面板正面的四周边缘制备金属电极，所述金属电极包括行金属电极和列金属电极；将正装LED芯片直接固晶到透明面板正面的中间区域，排成阵列；通过打金线方式连接每行芯片的P电极，并与透明面板边缘的行金属电极相连；通过打金线方式连接每列芯片的N电极，与透明面板边缘的列金属电极相连；在透明面板正面进行封胶保护，形成封装胶，并在封装胶表面制作反射镜。本发明由于不需要电绝缘层，因此小间距LED全彩显示阵列的成品率增加，坏点(不亮芯片)减少；制备小间距LED全彩显示阵列的工艺步骤大大简化，提高了生产效率，降低了成本。
-
公开(公告)号：CN103762222A
公开(公告)日：2014-04-30
申请号：CN201410034788.8
申请日：2014-01-24
Applicant: 中国科学院半导体研究所
Abstract: 本发明公开了一种模块化阵列式高压LED芯片及其制造方法，芯片由至少一个单元模块组成，该单元模块包含至少一个LED微晶粒；各LED微晶粒之间互相绝缘隔离集成于衬底上，且各单元模块中的LED微晶粒之间以及单元模块之间通过互联引线的方式串联在一起。在制造时，先在一个衬底上生长N型外延层、量子阱发光层、P型外延层，刻蚀出制作N电极的N型外延层的材料面和LED微晶粒间的绝缘隔离跑道后，分别在P型外延材料制作电流阻挡层、ITO透明导电层和金属电极；然后通过激光划片工艺沿所述隔离跑道进行切割，得到模块化阵列式高压LED芯片。本发明能同时得到30V和60V的阵列式高压芯片，并降低了芯片制造成本，给芯片的加工提供了多种可供选择的方案。
-
公开(公告)号：CN103730558A
公开(公告)日：2014-04-16
申请号：CN201310750549.8
申请日：2013-12-31
Applicant: 中国科学院半导体研究所
CPC classification number: H01L33/42 , H01L33/14 , H01L33/44 , H01L2933/0016
Abstract: 本发明提供了一种采用复合透明导电层的发光二极管及其制备方法。该发光二极包括：衬底；依次沉积于衬底上的缓冲层、n型GaN层、多量子阱层、p型AlGaN层和p型GaN层，其中，该发光二极管一侧的p型GaN层、p型AlGaN层、多量子阱和部分的n型GaN层被刻蚀形成台阶；p型复合透明导电层，形成于发光二极管未经刻蚀一侧的p型GaN层上，自下而上依次包括：ITO透明接触层、ZnO基电流扩展层、ITO导光层；p型金属电极层和n型金属电极层，分别形成于发光二极管未经刻蚀一侧的ITO导光层上和发光二极管被刻蚀一侧的台阶上。本发明提高了透明导电层的抗腐蚀能力，进而提高整个发光二极管器件的合格率。
-
公开(公告)号：CN103644549A
公开(公告)日：2014-03-19
申请号：CN201310627481.4
申请日：2013-11-29
Applicant: 中国科学院半导体研究所
Abstract: 本发明公开了一种LED散热结构，包括LED芯片、散热材料、粘结层和散热基板，其中，散热材料形成于LED芯片的侧面，且LED芯片的底面及散热材料通过粘结层粘结于散热基板之上。利用本发明，由于增加了散热面积，降低了平面的热流密度，增加了平面热流密度的均匀度，所以能够解决现有的LED照明设备散热效果不佳的问题。
-
Patent Agency Ranking
公开(公告)号：CN103633218A
公开(公告)日：2014-03-12
申请号：CN201310651954.4
申请日：2013-12-04
Applicant: 中国科学院半导体研究所
CPC classification number: H01L33/145 , H01L33/0075 , H01L33/06 , H01L33/32
Abstract: 本发明公开了一种氮化镓系发光器件，包括衬底；成核层；n型III族氮化物层；多量子阱有源区；最后一个量子垒层；类电子阻挡层；p型III族氮化物层；n型金属电极和p型金属电极。其中最后一个量子垒层和类电子阻挡层之间的界面存在负的净极化电荷。本发明提出的上述方案相比现有的GaN LQB/AlGaN EBL结构(界面存在正的净极化电荷)，或极化匹配GaN LQB/AIInGaN EBL结构(界面净极化电荷为零)，能够增强电子阻挡层阻挡电子泄漏的效果，从而提高LED发光效率，并减少大注入电流下的发光效率衰减。
-
公开(公告)号：CN103579422A
公开(公告)日：2014-02-12
申请号：CN201310585913.X
申请日：2013-11-19
Applicant: 中国科学院半导体研究所
IPC: H01L33/00
CPC classification number: H01L33/0066 , H01L33/06 , H01L33/32 , H01L2933/005
Abstract: 一种植物补光发光二极管的制作方法，包括在衬底的表面打通孔；在衬底的正反两面蒸度二氧化硅膜保护膜；将衬底清洗；在衬底的一面依次生长N型掺杂层、多量子阱发光层、P型掺杂层和ITO层；在ITO层上一侧及中间向下刻蚀，形成第一台面和第二台面，该第一、第二台面的中心处有一通孔；制作N型电极；制作P型电极；在ITO层上的通孔的内壁制作绝缘层；在衬底背面及通孔内蒸度铬金引导层；在衬底背面旋转涂覆光刻胶并做出图形，形成两个独立的芯片；用一丝网固定在其中的一个芯片表面，遮挡芯片；涂覆荧光粉；烘烤，完成制备。本发明的芯片上能解决植物光合作用需求的光。比原来植物生长LED光源大大节约成本和能量。
-
公开(公告)号：CN103281841A
公开(公告)日：2013-09-04
申请号：CN201310230990.3
申请日：2013-06-09
Applicant: 中国科学院半导体研究所
IPC: H05B37/02
Abstract: 一种AC-LED驱动电路，包括：一交流电源；一整流桥，其输入端与交流电源的一端连接，输出端接地；至少一个以上的AC-LED组的AC-LED串，其AC-LED组有至少五个LED以上的惠斯通电桥结构，或是至少两个以上的LED的正反向并联结构，该AC-LED串为串联，AC-LED串的正极与整流桥的输入另一端连接，AC-LED串的负极连接交流电源的另一端；一n沟道耗尽型半导体器件，其D端与整流桥的输出另一端连接，其G端接地；一反馈电阻，其一端连接n沟道耗尽型半导体器件的S端，其另一端接地。
-
公开(公告)号：CN103151446A
公开(公告)日：2013-06-12
申请号：CN201310068303.2
申请日：2013-03-04
Applicant: 中国科学院半导体研究所
CPC classification number: H01L2224/48091 , H01L2224/48137 , H01L2924/18165 , H01L2924/00014
Abstract: 一种无支架LED封装结构，其包括：LED芯片；一支撑电路板，该支撑电路板的中间有一通孔，所述LED芯片位于支撑电路板的通孔内，所述LED芯片通过金属引线与支撑电路板电性连接；一封胶层，该封胶层将电性连接好的LED芯片固封在支撑电路板的通孔内；该LED芯片的底面与支撑电路板的底面水平，该LED芯片的底面裸露在空气中。本发明通过该封装方法得到的该封装结构使LED芯片底部可以直接接触散热器表面，省掉传统封装结构的中间环节，热阻明显下降，亮度和可靠性得到提高，整体制作成本下降，提高了产品一致性。
-
公开(公告)号：CN103117338A
公开(公告)日：2013-05-22
申请号：CN201310067790.0
申请日：2013-03-04
Applicant: 中国科学院半导体研究所
IPC: H01L33/00
Abstract: 一种低损伤GaN基LED芯片的制作方法，包括如下步骤：步骤1：取一半导体衬底；步骤2：采用金属有机化学气相沉积的方法，在半导体衬底上依次生长低温GaN缓冲层、不掺杂GaN层、N-GaN层、多量子阱发光层和P-GaN层，形成GaN外延片；步骤3：采用PECVD的方法，在GaN外延片上沉积电流阻挡层；步骤4：在电流阻挡层上面的一侧向下刻蚀，刻蚀深度到达N-GaN层，在N-GaN层的一侧形成台面；步骤5：对电流阻挡层进行光刻，使电流阻挡层的面积小于P-GaN层的面积；步骤6：在刻蚀后的GaN外延片的上表面蒸镀ITO薄膜；步骤7：光刻腐蚀掉P-GaN层和电流阻挡层以外的ITO薄膜；步骤8：在ITO薄膜上与电流阻挡层的位置对应处制作P电极；在N-GaN层的一侧的台面上制作N电极，完成制备。
-
-
-
-
-
-
-
-
-
Search Results
192
records
(took 0.04 seconds)
