-
公开(公告)号：CN101599508A
公开(公告)日：2009-12-09
申请号：CN200910133874.3
申请日：2009-04-08
Inventor： 大竹诚治
IPC: H01L29/861 , H01L27/06
CPC classification number: H01L27/0629
Abstract: 本发明涉及一种半导体装置。在箝位二极管中，能够抑制漏泄电流，同时降低其动作电压。在N－型半导体层2的表面，形成有P－型扩散层5。在P－型扩散层5的表面，形成有N+型扩散层6。在P－型扩散层5的表面，邻接N+型扩散层6形成有P+型扩散层7。在邻接P－型扩散层5的N－型半导体层2的表面，形成有N+型扩散层8。形成有阴极电极10，其穿过开口于N+型扩散层6上的绝缘膜9的接触孔，而电连接于N+型扩散层6。形成有配线11(阳极电极)，其穿过分别开口于P+型扩散层7以及N+型扩散层8上的绝缘膜9的各接触孔，而电连接于P+型扩散层7以及N+型扩散层8。
-
公开(公告)号：CN100479163C
公开(公告)日：2009-04-15
申请号：CN200610004122.3
申请日：2006-02-21
Applicant: 三洋电机株式会社
CPC classification number: H01L29/7322 , H01L21/761 , H01L21/8249 , H01L27/0623 , H01L29/0821 , H01L29/1008 , H01L29/1083 , H01L29/42368 , H01L29/6625 , H01L29/66272 , H01L29/66659 , H01L29/735 , H01L29/7835
Abstract: 一种半导体装置，在现有的半导体装置中，存在为保护元件不受过电压影响而设置的N型扩散区域窄，击穿电流集中，保护用PN结区域被破坏的问题。在本发明的半导体装置中，在衬底(2)和外延层(3)上形成有P型埋入扩散层(4)。N型埋入扩散层(5)与P型埋入扩散层(4)重叠形成，且在元件形成区域的下方形成有过电压保护用的PN结区域(19)。PN结区域(19)的击穿电压比源-漏极间的击穿电压低。根据该结构，可防止击穿电流集中在PN结区域(19)，且可由过电压保护半导体元件。
-
公开(公告)号：CN101106127A
公开(公告)日：2008-01-16
申请号：CN200710128330.9
申请日：2007-07-06
CPC classification number: H01L27/0266
Abstract: 一种静电破坏保护电路，提高保护内部电路不受静电等浪涌电压影响的性能(动作速度或静电破坏耐性)。在配线(3)和VSS(接地电压)配线(4)之间连接N沟道型MOS晶体管(5)。在配线(3)和MOS晶体管(5)的栅极之间连接第一电容器(6)，在VSS配线(4)和栅极之间连接第二电容器(7)。施加在输入输出端子(2)上的电压由这些电容元件分压，将该分压电压对栅极施加。在浪涌产生时，通过分压电压将MOS晶体管(5)强制接通，流过电流，保护内部电路(1)。另外，相对于过大的浪涌，寄生双极晶体管接通。在双极和VSS配线(4)之间配置齐纳二极管(8)，以使施加在栅极上的电压不会上升到一定电压以上。
-
公开(公告)号：CN1841684A
公开(公告)日：2006-10-04
申请号：CN200610071531.5
申请日：2006-03-29
Applicant: 三洋电机株式会社
IPC: H01L21/336
CPC classification number: H01L29/0847 , H01L21/823892 , H01L29/1083 , H01L29/456 , H01L29/6659 , H01L29/7833
Abstract: 本发明涉及一种半导体装置的制造方法。以往的半导体装置的制造方法，在将栅极氧化膜减薄并由DDD结构形成漏极区域时，存在难以谋求将漏极区域的电场缓和的问题。在本发明的半导体装置的制造方法中，在形成作为背栅极区域使用的P型扩散层(7、17)时，使各杂质浓度的峰值错开形成。而且，在背栅极区域，使形成了N型扩散层(25)的区域的浓度分布平缓地形成。而且，在将形成N型扩散层(25)的杂质离子注入之后，进行热处理，由此使N型扩散层(25)在栅极电极(22)下方γ形状地扩散。根据该制造方法，可实现漏极区域的电场缓和。
-
公开(公告)号：CN101807599A
公开(公告)日：2010-08-18
申请号：CN201010121457.X
申请日：2010-02-11
Inventor： 大竹诚治
IPC: H01L29/78 , H01L21/336 , H01L23/60
CPC classification number: H01L29/7816 , H01L29/0626 , H01L29/0696 , H01L29/0873 , H01L29/0878 , H01L29/66689 , H01L29/7821
Abstract: 本发明的目的在于提供一种半导体装置及其制造方法。在现有的半导体装置中，因寄生Tr的导通电流在半导体层表面流动而存在元件受到热破坏的问题。在本发明的半导体装置中，在作为漏极区域的N型扩散层(9)，形成P型扩散层(14)及作为漏极导出区域的N型扩散层(10)。而且，P型扩散层(14)配置于MOS晶体管(1)的源极-漏极区域之间。根据该结构，对漏极电极(28)施加正的ESD浪涌，即便在寄生Tr1的导通电流(I1)流动的情况下，因寄生Tr1的导通电流(I1)的电流路径处于外延层深部侧，故也可防止MOS晶体管(1)受到热破坏。
-
Patent Agency Ranking
公开(公告)号：CN101339958A
公开(公告)日：2009-01-07
申请号：CN200810129578.1
申请日：2008-07-02
IPC: H01L29/78 , H01L21/336
Abstract: 本发明提供一种半导体装置，其具备：在栅电极和引出部之间，以与槽部的另一侧面邻接的方式形成，并且以比槽部的下端部更向下方延伸的方式形成的第二导电型的第一杂质区域，该栅电极在以一侧面与源极区域及基极区域邻接的方式形成的槽部内隔着绝缘膜形成；该引出部是在槽部和基极区域的下方存在的漏极区域的引出部。
-
公开(公告)号：CN101079421A
公开(公告)日：2007-11-28
申请号：CN200710006758.6
申请日：2007-02-06
Applicant: 三洋电机株式会社
Inventor： 大竹诚治
IPC: H01L27/04 , H01L23/60 , H01L21/822 , H01L21/76 , H01L21/761
CPC classification number: H01L29/8611 , H01L29/7412
Abstract: 一种半导体装置及其制造方法。在以往的半导体装置中，当对电极焊盘施加过电压时，芯片内的电路元件会被破坏。本发明的半导体装置中，N型外延层(3)由分离区域(4、5)划分为多个元件形成区域。在元件形成区域之一上形成有电阻(1)。在电阻(1)的周围形成具有PN结区域(22、23)的保护元件。PN结区域(22、23)比电阻(1)的PN结区域(21)的结击穿电压低。根据该结构，当对用于向P型扩散层9施加电压的电极用焊盘施加负的ESD电涌时，PN结区域(22、23)击穿，能够保护电阻(1)。
-
公开(公告)号：CN1941420A
公开(公告)日：2007-04-04
申请号：CN200610094110.4
申请日：2006-06-22
Applicant: 三洋电机株式会社
IPC: H01L29/866 , H01L21/329
CPC classification number: H01L29/866 , H01L29/66106
Abstract: 一种半导体装置及其制造方法。在以往的半导体装置中，由于硅表面的结晶缺陷等原因而存在齐纳二极管特性波动的问题。本发明的半导体装置在P型单晶硅衬底(2)上形成N型外延层(4)。在外延层(4)上形成作为阳极区域的P型扩散层(5、6、7、8)以及作为阴极区域的N型扩散层(9)。通过P型扩散层(8)和N型扩散层(9)的PN结区域，构成齐纳二极管(1)。通过该结构，电流路径成为外延层(4)深部，可防止由于外延层(4)表面的结晶缺陷等而引起的齐纳二极管(1)的饱和电压波动。
-
公开(公告)号：CN1925168A
公开(公告)日：2007-03-07
申请号：CN200610094174.4
申请日：2006-06-27
Applicant: 三洋电机株式会社
IPC: H01L29/78 , H01L21/336 , H01L21/265
CPC classification number: H01L29/7816 , H01L29/0638 , H01L29/0696 , H01L29/0869 , H01L29/0878 , H01L29/456 , H01L29/4933 , H01L29/66681 , H01L2924/0002 , H01L2924/00
Abstract: 一种半导体装置及其制造方法。以往的半导体装置中，例如MOS晶体管中，由于背栅区域的杂质浓度以及其扩散形状的不同，而产生寄生晶体管容易动作的问题。本发明的半导体装置，例如是MOS晶体管，其在N型外延层(4)上形成作为背栅区域的P型扩散层(5)以及作为漏极区域的N型扩散层(8)。在P型扩散层(5)上形成有作为源极区域的N型扩散层(7)和P型扩散层(6)。P型扩散层(6)与接触孔15的形状配合，通过两次离子注入工序形成，调制其表面部和深部的杂质浓度。通过该结构，能够缩小器件尺寸，抑制寄生NPN晶体管动作。
-
公开(公告)号：CN1832174A
公开(公告)日：2006-09-13
申请号：CN200610004122.3
申请日：2006-02-21
Applicant: 三洋电机株式会社
CPC classification number: H01L29/7322 , H01L21/761 , H01L21/8249 , H01L27/0623 , H01L29/0821 , H01L29/1008 , H01L29/1083 , H01L29/42368 , H01L29/6625 , H01L29/66272 , H01L29/66659 , H01L29/735 , H01L29/7835
Abstract: 一种半导体装置，在现有的半导体装置中，存在为保护元件不受过电压影响而设置的N型扩散区域窄，击穿电流集中，保护用PN结区域被破坏的问题。在本发明的半导体装置中，在衬底(2)和外延层(3)上形成有P型埋入扩散层(4)。N型埋入扩散层(5)与P型埋入扩散层(4)重叠形成，且在元件形成区域的下方形成有过电压保护用的PN结区域(19)。PN结区域(19)的击穿电压比源－漏极间的击穿电压低。根据该结构，可防止击穿电流集中在PN结区域(19)，且可由过电压保护半导体元件。
-
-
-
-
-
-
-
-
-
Search Results
40
records
(took 0.021 seconds)
