-
公开(公告)号：CN101339958A
公开(公告)日：2009-01-07
申请号：CN200810129578.1
申请日：2008-07-02
IPC: H01L29/78 , H01L21/336
Abstract: 本发明提供一种半导体装置，其具备：在栅电极和引出部之间，以与槽部的另一侧面邻接的方式形成，并且以比槽部的下端部更向下方延伸的方式形成的第二导电型的第一杂质区域，该栅电极在以一侧面与源极区域及基极区域邻接的方式形成的槽部内隔着绝缘膜形成；该引出部是在槽部和基极区域的下方存在的漏极区域的引出部。
-
公开(公告)号：CN101499439B
公开(公告)日：2012-05-16
申请号：CN200910004854.6
申请日：2009-01-21
IPC: H01L21/8232 , H01L21/8222 , H01L21/31 , H01L27/06
CPC classification number: H01L21/2652 , H01L21/8249 , H01L27/0623 , H01L29/6659 , H01L29/7833
Abstract: 本发明提供一种半导体装置的制造方法，其具备：第一工序，在半导体衬底上形成抑制杂质注入引起的缺陷增加的缺陷抑制膜；第二工序，通过从缺陷抑制膜上注入杂质而在半导体衬底表面形成元件活性区域；第三工序，除去缺陷抑制膜；第四工序，将抑制元件活性区域的界面准位上升的界面准位抑制膜形成于元件活性区域上。
-
公开(公告)号：CN101339958B
公开(公告)日：2010-09-08
申请号：CN200810129578.1
申请日：2008-07-02
IPC: H01L29/78 , H01L21/336
Abstract: 本发明提供一种半导体装置，其具备：在栅电极和引出部之间，以与槽部的另一侧面邻接的方式形成，并且以比槽部的下端部更向下方延伸的方式形成的第二导电型的第一杂质区域，该栅电极在以一侧面与源极区域及基极区域邻接的方式形成的槽部内隔着绝缘膜形成；该引出部是在槽部和基极区域的下方存在的漏极区域的引出部。
-
公开(公告)号：CN101567387B
公开(公告)日：2010-11-10
申请号：CN200910132147.5
申请日：2009-04-21
IPC: H01L29/78 , H01L29/08 , H01L29/10 , H01L29/423
CPC classification number: H01L29/7816 , H01L29/0878 , H01L29/41758 , H01L29/41775 , H01L29/4238 , H01L29/456 , H01L29/4933 , H01L29/665 , H01L29/66689
Abstract: 一种DMOS晶体管。减少DMOS晶体管的导通电阻，而且防止静电破坏强度的恶化。把DMOS晶体管的源极层(5)端部配置成从栅极电极(7)内侧的角部(7A)后退。不把源极层(5)上的硅化物层(11)从源极层(5)的端部向外延伸。即虽然在源极层(5)的表面形成硅化物层(11)，但在源极层(5)与栅极电极(7)内侧的角部(7A)之间露出的体层(4)表面并没形成硅化物层(11)。由此，没有电流集中，由于电流在DMOS晶体管整体大致均匀流动，所以能够提高静电破坏强度。
-
公开(公告)号：CN101567387A
公开(公告)日：2009-10-28
申请号：CN200910132147.5
申请日：2009-04-21
IPC: H01L29/78 , H01L29/08 , H01L29/10 , H01L29/423
CPC classification number: H01L29/7816 , H01L29/0878 , H01L29/41758 , H01L29/41775 , H01L29/4238 , H01L29/456 , H01L29/4933 , H01L29/665 , H01L29/66689
Abstract: 一种DMOS晶体管。减少DMOS晶体管的导通电阻，而且防止静电破坏强度的恶化。把DMOS晶体管的源极层(5)端部配置成从栅极电极(7)内侧的角部(7A)后退。不把源极层(5)上的硅化物层(11)从源极层(5)的端部向外延伸。即虽然在源极层(5)的表面形成硅化物层(11)，但在源极层(5)与栅极电极(7)内侧的角部(7A)之间露出的体层(4)表面并没形成硅化物层(11)。由此，没有电流集中，由于电流在DMOS晶体管整体大致均匀流动，所以能够提高静电破坏强度。
-
Patent Agency Ranking
公开(公告)号：CN101499439A
公开(公告)日：2009-08-05
申请号：CN200910004854.6
申请日：2009-01-21
IPC: H01L21/8232 , H01L21/8222 , H01L21/31 , H01L27/06
CPC classification number: H01L21/2652 , H01L21/8249 , H01L27/0623 , H01L29/6659 , H01L29/7833
Abstract: 本发明提供一种半导体装置的制造方法，其具备：第一工序，在半导体衬底上形成抑制杂质注入引起的缺陷增加的缺陷抑制膜；第二工序，通过从缺陷抑制膜上注入杂质而在半导体衬底表面形成元件活性区域；第三工序，除去缺陷抑制膜；第四工序，将抑制元件活性区域的界面准位上升的界面准位抑制膜形成于元件活性区域上。
-
公开(公告)号：CN101809727B
公开(公告)日：2012-03-21
申请号：CN200880109247.X
申请日：2008-09-26
IPC: H01L21/336 , H01L29/78
CPC classification number: H01L29/0696 , H01L21/26586 , H01L29/1095 , H01L29/42368 , H01L29/4238 , H01L29/66689 , H01L29/7816
Abstract: 本发明提供一种DMOS晶体管及其制造方法。在本发明的DMOS晶体管中，通过斜向离子注入形成主体层时，能够降低漏电流，并且能够提高晶体管截止时的源极漏极间耐压。形成光致抗蚀层(18)之后，将光致抗蚀层(18)和栅电极(14)作为掩模，从A′箭头所示的第一方向向栅电极(14)的内侧的第一角部(14C1)进行第一离子注入。通过该第一离子注入，形成第一主体层(17A′)。第一主体层(17A′)从第一角部(14C1)延伸到栅电极(14)的下方而形成，从而能够确保第一角部(14C1)的主体层(17A′)的P型杂质浓度比现有例的晶体管高。
-
公开(公告)号：CN101809727A
公开(公告)日：2010-08-18
申请号：CN200880109247.X
申请日：2008-09-26
IPC: H01L21/336 , H01L29/78
CPC classification number: H01L29/0696 , H01L21/26586 , H01L29/1095 , H01L29/42368 , H01L29/4238 , H01L29/66689 , H01L29/7816
Abstract: 本发明提供一种DMOS晶体管及其制造方法。在本发明的DMOS晶体管中，通过斜向离子注入形成主体层时，能够降低漏电流，并且能够提高晶体管截止时的源极漏极间耐压。形成光致抗蚀层(18)之后，将光致抗蚀层(18)和栅电极(14)作为掩模，从A′箭头所示的第一方向向栅电极(14)的内侧的第一角部(14C1)进行第一离子注入。通过该第一离子注入，形成第一主体层(17A′)。第一主体层(17A′)从第一角部(14C1)延伸到栅电极(14)的下方而形成，从而能够确保第一角部(14C1)的主体层(17A′)的P型杂质浓度比现有例的晶体管高。
-
公开(公告)号：CN100459156C
公开(公告)日：2009-02-04
申请号：CN200410031622.7
申请日：2004-03-31
Applicant: 三洋电机株式会社
IPC: H01L29/78 , H01L21/336 , H01L21/335
CPC classification number: H01L29/0847 , H01L21/823412 , H01L21/823418 , H01L21/823807 , H01L21/823814 , H01L29/665 , H01L29/6659 , H01L29/7833
Abstract: 本发明提供一种提高动作速度的同时能抑制临界电压的变动的半导体装置。该半导体装置中，将氟导入到跨越第一导电型半导体区域和第二导电型的源极/漏极区域的接合界面的区域、栅极绝缘膜与沟道区域的至少中央区域的以及栅极绝缘膜、和侧壁绝缘膜中的至少一种之中。
-
公开(公告)号：CN1612359A
公开(公告)日：2005-05-04
申请号：CN200410081040.X
申请日：2004-09-30
Applicant: 三洋电机株式会社
IPC: H01L29/786 , H01L23/34
CPC classification number: H01L29/78603 , H01L29/78606
Abstract: 本发明提供一种大电流对应型的低温多晶硅薄膜晶体管，可很大程度抑制大电流驱动时自我加热所引起的特性恶化。本发明的半导体装置在具有玻璃基板10、主动层12，以及在其上隔着栅极绝缘膜13所形成的栅极电极14的TFT中，在沟道区域12c的下方或整个主动层12的下方设置散热用底部金属层BM，而得以将驱动TFT时沟道区域12c所产生的热量散发到TFT外部为其特征。再者，本发明的半导体装置的特征是在上述构成外，底部金属层BM为与栅极电极14或主动层12的源极区域12s连接。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.026 seconds)
