公开(公告)号：CN112652643B

公开(公告)日：2023-12-12

申请号：CN202011548151.2

申请日：2017-01-25

Applicant: 三星电子株式会社

Inventor： 沈揆理 ,  高宽协 ,  姜大焕

IPC: H10B63/00 ,  H10B63/10 ,  H10B61/00

Abstract: 本发明构思提供一种存储器件。在该存储器件中，存储单元布置为具有小的电特性变化并从而提高可靠性。在存储器件中，在不同水平的存储单元可以用具有不同厚度的间隔物覆盖，这可以控制存储单元的电阻特性(例如设置电阻)并且减小存储单元的电特性的竖直变化。此外，通过调整间隔物的厚度，存储单元的感测裕度可以增加。

公开(公告)号：CN109087930B

公开(公告)日：2023-11-14

申请号：CN201810600478.6

申请日：2018-06-12

Applicant: 三星电子株式会社

Inventor： 李吉镐 ,  高宽协 ,  林濬熙 ,  金泓秀 ,  田昌勳

IPC: H10B61/00 ,  H10B63/00 ,  H10B63/10 ,  H10B43/27 ,  G11C7/18

Abstract: 本发明提供一种半导体器件。半导体器件包括第一存储器区段以及第二存储器区段。第一存储器区段设置在衬底上。第二存储器区段垂直堆叠在第一存储器区段上。第一存储器区段设置在衬底与第二存储器区段之间。第一存储器区段包括闪存单元结构，且第二存储器区段包括可变电阻存储单元结构。闪存单元结构包括：至少一个单元串，包括串联连接到彼此的多个第一存储单元；以及位线，位于衬底上且连接到至少一个单元串。位线在垂直方向上夹置在至少一个单元串与第二存储器区段之间且连接到第二存储器区段。

公开(公告)号：CN108133936B

公开(公告)日：2023-08-22

申请号：CN201711234913.X

申请日：2017-11-30

Applicant: 三星电子株式会社

Inventor： 金成禹 ,  李宰圭 ,  徐基皙 ,  洪亨善 ,  黄有商 ,  高宽协

IPC: H10B12/00 ,  H10B61/00 ,  G11C11/406 ,  G11C11/408

Abstract: 本发明提供一种集成电路(IC)器件和制造该IC器件的方法，其中该IC器件可以包括包含单个芯片的单个基板以及在基板上互相间隔开并且具有不同结构的多个存储单元。制造IC器件可以包括在基板的第一区域中形成多条第一字线以及在基板的第二区域中或者第二区域上形成多条第二字线。多个电容器可以形成在第一字线上。多条源极线可以形成在第二字线上。覆盖所述多个电容器和所述多条源极线的绝缘层可以形成在第一区域和第二区域中。可变电阻结构可以形成在第二区域中的与基板的上表面间隔开第一垂直距离的位置处。

公开(公告)号：CN108987566B

公开(公告)日：2022-07-12

申请号：CN201810557716.X

申请日：2018-06-01

Applicant: 三星电子株式会社

Inventor： 李吉镐 ,  宋胤宗 ,  高宽协

IPC: H01L45/00

Abstract: 一种半导体器件，包括：衬底，包括存储单元区域和逻辑区域；在存储单元区域上的可变电阻存储器件；在逻辑区域上的逻辑器件；第一水平位线，其在存储单元区域上在衬底的表面上在水平方向上延伸并电连接到可变电阻存储器件；第二水平位线，其在逻辑区域上在衬底的表面上在水平方向上延伸并电连接到逻辑器件；以及垂直位线，其电连接到第一水平位线和第二水平位线并垂直于衬底的表面延伸。

公开(公告)号：CN108336224B

公开(公告)日：2022-05-10

申请号：CN201810048406.5

申请日：2018-01-18

Applicant: 三星电子株式会社

Inventor： 李龙圭 ,  高宽协 ,  徐辅永

IPC: H01L45/00 ,  H01L27/24

Abstract: 本发明提供一种可变电阻存储器件，该可变电阻存储器件包括在基板的不同存储区域上的不同的可变电阻图案。不同的可变电阻图案可以在自基板起的不同高度处，并可以具有不同的固有性质。不同的可变电阻图案可以至少部分地包括每个被分别配置为用作非易失性存储单元或随机存取存储单元的单独的存储单元。

公开(公告)号：CN113346008A

公开(公告)日：2021-09-03

申请号：CN202110189862.3

申请日：2021-02-18

Applicant: 三星电子株式会社

Inventor： 李吉镐 ,  高宽协 ,  金禹珍

IPC: H01L43/08 ,  H01L43/14 ,  H01L27/22 ,  G11C11/16

Abstract: 嵌入式器件包括：第一绝缘层；在第一绝缘层上的第二绝缘层；在第一区域中的第一绝缘层中的下电极接触；第一结构，在第二绝缘层中并接触下电极接触，第一结构具有下电极、磁隧道结和上部电极；第一金属布线结构，穿过在第二区域中的第一和第二绝缘层；在第二绝缘层上的第三绝缘层；位线结构，穿过在第一区域中的第三绝缘层和第二绝缘层，位线结构具有第一高度并接触上电极；以及第二金属布线结构，穿过在第二区域中的第三绝缘层，第二金属布线结构接触第一金属布线结构并具有低于第一高度的第二高度。

公开(公告)号：CN107104123B

公开(公告)日：2021-05-04

申请号：CN201710092603.2

申请日：2017-02-21

Applicant: 三星电子株式会社

Inventor： 寺井真之 ,  高宽协 ,  姜大焕

IPC: H01L27/24

Abstract: 本公开涉及存储器件。一种存储器件可以包括：衬底；第一导线，其在衬底上并且在第一方向上延伸；第二导线，其在第一导线上方并且在交叉第一方向的第二方向上延伸；第三导线，其在第二导线上方并且在第一方向上延伸；第一存储单元，其在第一导线和第二导线的交点处并且包括第一选择元件层和第一可变电阻层；以及第二存储单元，其在第二导线和第三导线的交点处并且包括第二选择元件层和第二可变电阻层。第一选择元件层在垂直于第一和第二方向的第三方向上的第一高度不同于第二选择元件层在第三方向上的第二高度。

公开(公告)号：CN112467026A

公开(公告)日：2021-03-09

申请号：CN202011084987.1

申请日：2017-02-13

Applicant: 三星电子株式会社

Inventor： 郑智贤 ,  李镇宇 ,  高宽协 ,  姜大焕

IPC: H01L45/00 ,  H01L27/24

Abstract: 本发明提供了半导体器件，包括：第一电极线，在第一方向上延伸；第二电极线，设置在第一电极线之上，并在不同于第一方向的第二方向上延伸；第一存储单元，设置在第一电极线和第二电极线的交叉处并在第一电极线和第二电极线之间；第一绝缘层，设置在两个相邻的第一电极线之间并在第一方向上延伸；第二绝缘层，在相邻的第一存储单元之间设置在第一绝缘层和第一电极线上；以及第三绝缘层，在两个相邻的第二电极线之间设置在第二绝缘层上并在第二方向上延伸。第二绝缘层的顶表面比第二电极线的底表面高，第一电极线的下部在第二方向上比第一电极线的上部宽。

公开(公告)号：CN109087994A

公开(公告)日：2018-12-25

申请号：CN201810603206.1

申请日：2018-06-12

Applicant: 三星电子株式会社

Inventor： 李吉镐 ,  高宽协 ,  朴日穆 ,  林浚熙

IPC: H01L43/08

Abstract: 公开了一种半导体器件，其包括第一导线、与第一导线交叉的第二导线以及在第一导线和第二导线之间的交叉点处的存储单元。每个存储单元包括磁隧道结图案、与磁隧道结图案串联连接的双向开关图案以及在磁隧道结图案和双向开关图案之间的导电图案。

公开(公告)号：CN108735252A

公开(公告)日：2018-11-02

申请号：CN201810263505.5

申请日：2018-03-28

Applicant: 三星电子株式会社

Inventor： 金大植 ,  表锡洙 ,  高宽协

IPC: G11C7/04 ,  G11C11/16

CPC classification number: G11C11/1673 ,  G11C7/04 ,  G11C11/161 ,  G11C11/1697 ,  H01L27/228 ,  H01L43/08 ,  H01L43/10

Abstract: 存储器设备包括至少一个参考单元和多个存储器单元。操作存储器设备的方法可以包括检测存储器设备的温度并根据温度检测的结果控制施加到至少一个参考单元的第一读取信号的电平。该方法还可以包括将通过将第一读取信号施加到至少一个参考单元而感测到的第一感测值与通过将第二读取信号施加到多个存储器单元当中的所选择的存储器单元而感测到的第二感测值进行比较。