公开(公告)号：CN108461394A

公开(公告)日：2018-08-28

申请号：CN201810358912.4

申请日：2012-09-07

Applicant: 三星电子株式会社

Inventor： 金锡勋 ,  金相秀 ,  高铤槿 ,  李善佶 ,  赵真英

IPC: H01L21/265 ,  H01L21/8234 ,  H01L21/8238 ,  H01L29/78

CPC classification number: H01L29/7847 ,  H01L21/26506 ,  H01L21/26593 ,  H01L21/823412 ,  H01L21/823425 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/7843

Abstract: 本发明提供一种采用应力记忆技术制造半导体器件的方法及半导体器件。所述方法包括：提供支撑栅电极的衬底；通过执行预非晶化注入(PAI)工艺并且在PAI工艺中或与PAI工艺分离地将C或N注入源/漏区中而将位于栅电极两侧的源/漏区非晶化和掺杂；在衬底上形成引力诱导层以覆盖非晶化的源/漏区；以及随后通过对衬底进行退火而使源/漏区再结晶。然后，可去除应力诱导层。此外，在源/漏区已经非晶化之后可将C或N注入整个源/漏区中，或者仅注入非晶化的源/漏区的上部分。

公开(公告)号：CN108231891A

公开(公告)日：2018-06-29

申请号：CN201711108354.8

申请日：2017-11-09

Applicant: 三星电子株式会社

Inventor： 金真范 ,  金傔 ,  金锡勋 ,  朴台镇 ,  柳廷昊 ,  李峭蒑 ,  李炫姃 ,  金善政 ,  申东石

IPC: H01L29/78 ,  H01L29/45 ,  H01L27/092

CPC classification number: H01L29/41725 ,  H01L21/02425 ,  H01L21/28518 ,  H01L21/32053 ,  H01L21/823814 ,  H01L21/823821 ,  H01L23/485 ,  H01L27/0924 ,  H01L29/0847 ,  H01L29/165 ,  H01L29/41791 ,  H01L29/42356 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/7848 ,  H01L2924/0002 ,  H01L29/785 ,  H01L29/456

Abstract: 本发明提供一种半导体器件，其包括：衬底，所述衬底具有有源区；栅极结构，所述栅极结构设置在所述有源区上；源/漏区，所述源/漏区分别形成在所述有源区的在所述栅极结构的两侧的部分内；金属硅化物层，所述金属硅化物层设置在每个所述源/漏区的表面上；以及接触栓，所述接触栓设置在所述源/漏区上并且通过所述金属硅化物层分别电连接至所述源/漏区。所述金属硅化物层被形成为具有单晶结构。

公开(公告)号：CN105654418A

公开(公告)日：2016-06-08

申请号：CN201510844088.X

申请日：2015-11-26

Applicant: 三星电子株式会社

Inventor： 金锡勋 ,  刘昌孝

IPC: G06T1/20 ,  G06T19/20

Abstract: 提供了用于根据中央处理单元(CPU)的控制确定是否对第一模型执行细分的图形处理单元(GPU)。GPU从存储准备好的具有不同复杂度的模型的存储器中读取第一模型；计算第一模型的复杂度；将所计算的复杂度与参考复杂度进行比较；并根据比较结果确定是否对第一模型执行细分操作。

公开(公告)号：CN118472005A

公开(公告)日：2024-08-09

申请号：CN202311151541.X

申请日：2023-09-07

Applicant: 三星电子株式会社

Inventor： 李兴淳 ,  朴容喜 ,  申东官 ,  金锡勋 ,  金胜圭 ,  梁洪铣

IPC: H01L29/06 ,  H01L27/088 ,  H01L21/8234 ,  B82Y10/00 ,  B82Y30/00 ,  B82Y40/00

Abstract: 提供了半导体器件。所述半导体器件包括：有源图案，所述有源图案包括下图案和在所述下图案上彼此间隔开的多个片状图案；栅极结构，所述栅极结构定位在所述下图案上并且围绕所述片状图案；源极/漏极图案，所述源极/漏极图案定位在所述栅极结构的两侧；以及堆叠图案，所述堆叠图案定位在所述源极/漏极图案与所述片状图案之间，其中，所述堆叠图案包括：第一堆叠图案和第二堆叠图案，所述第一堆叠图案和所述第二堆叠图案顺序地堆叠在片状图案的侧表面上，所述第二堆叠图案包括与所述第一堆叠图案的材料不同的材料，并且所述片状图案的第一宽度小于所述栅极结构的第二宽度。

公开(公告)号：CN110137137B

公开(公告)日：2023-12-05

申请号：CN201910103231.8

申请日：2019-02-01

Applicant: 三星电子株式会社

Inventor： 金锡勋 ,  金东明 ,  金真范 ,  李承勋 ,  李峭蒑 ,  李炫姃 ,  张星旭 ,  赵南奎 ,  崔珉姬

IPC: H01L21/8238 ,  H01L29/78

Abstract: 一种集成电路半导体器件包括：第一区域，具有第一有源图案，该第一有源图案具有第一突出部分和第一凹陷部分；以及第二区域，具有第二有源图案，该第二有源图案具有第二突出部分和第二凹陷部分。第一栅极图案在第一突出部分上。第二栅极图案在第二突出部分上。第一源极/漏极区域在第一有源图案的第一凹陷部分之一上且在第一栅极图案中的两个之间。第一源极/漏极区域在其上部具有第一增强外延层。第二源极/漏极区域在第二有源图案的第二凹陷部分之一上且在第二栅极图案中的两个之间。第二源极/漏极区域具有第二增强外延层，该第二增强外延层具有与第一增强外延层的第一外延生长表面不同地成形的外延生长表面。

公开(公告)号：CN110729291B

公开(公告)日：2023-11-28

申请号：CN201910603071.3

申请日：2019-07-05

Applicant: 三星电子株式会社

Inventor： 崔珉姬 ,  金锡勋 ,  李峭蒑 ,  赵南奎 ,  李承勋

IPC: H01L27/092 ,  H01L21/8238 ,  H10B10/00

Abstract: 一种半导体器件包括：包括有源图案的衬底；跨越有源图案的栅电极；源极/漏极图案，与栅电极的一侧相邻并且在有源图案的上部；电连接到源极/漏极图案的有源接触；以及在源极/漏极图案与有源接触之间的硅化物层，源极/漏极图案包括包含多个半导体图案的主体部以及在主体部上的盖图案，主体部具有第一面、在第一面上的第二面、以及限定在第一面与第二面相交之处的拐角边缘，拐角边缘平行于衬底延伸，盖图案覆盖主体部的第二面并暴露拐角边缘，硅化物层覆盖主体部的顶表面和盖图案的顶表面。

公开(公告)号：CN108074984B

公开(公告)日：2023-09-05

申请号：CN201711128763.4

申请日：2017-11-15

Applicant: 三星电子株式会社

Inventor： 金锡勋 ,  李炫姃 ,  金坰喜 ,  金善政 ,  金真范 ,  慎一揆 ,  李承勋 ,  李峭蒑 ,  申东石

IPC: H01L29/78 ,  H01L29/08 ,  H01L29/36 ,  H01L21/336

Abstract: 提供了一种半导体器件，该半导体器件能够通过在源极/漏极区域中形成含碳的半导体图案来改善短沟道效应。该半导体器件包括：第一栅电极和第二栅电极，在鳍型图案上彼此间隔开；凹陷，形成在第一栅电极与第二栅电极之间的鳍型图案中；以及半导体图案，包括沿凹陷的轮廓形成的下半导体膜和在下半导体膜上的上半导体膜，其中下半导体膜包括顺序地形成在鳍型图案上的下外延层和上外延层，并且上外延层的碳浓度大于下外延层的碳浓度。

公开(公告)号：CN114628491A

公开(公告)日：2022-06-14

申请号：CN202111211674.2

申请日：2021-10-18

Applicant: 三星电子株式会社

Inventor： 崔珉姬 ,  郑谞珍 ,  金锡勋 ,  金正泽 ,  朴判贵 ,  梁炆承 ,  河龙

IPC: H01L29/06 ,  H01L29/08 ,  H01L29/10 ,  H01L29/423 ,  H01L27/088 ,  B82Y40/00

Abstract: 一种集成电路器件包括：鳍型有源区，位于衬底上；至少一个纳米片，具有面对鳍顶的底表面；栅极线，位于所述鳍型有源区上；以及源极/漏极区，位于所述鳍型有源区上，与所述栅极线相邻，并且与所述至少一个纳米片接触，其中，所述源极/漏极区包括下主体层和上主体层，所述下主体层的顶表面包括下刻面，所述下刻面在其在从所述至少一个纳米片到所述源极/漏极区的中心的方向上延伸时朝向所述衬底下降的，并且所述上主体层包括与所述下刻面接触的底表面和具有上刻面的顶表面。对于垂直截面，所述下刻面沿着相应的第一线延伸，所述上刻面沿着与所述第一线相交的第二线延伸。

公开(公告)号：CN112054057A

公开(公告)日：2020-12-08

申请号：CN202010106539.0

申请日：2020-02-21

Applicant: 三星电子株式会社

Inventor： 郑揟珍 ,  赵真英 ,  金锡勋 ,  柳廷昊 ,  李承勋 ,  李始炯

IPC: H01L29/78 ,  H01L29/06 ,  H01L27/02

Abstract: 一种半导体器件包括：衬底；位于所述衬底上的器件隔离层，所述器件隔离层限定第一有源图案；位于所述第一有源图案上的成对的第一源极/漏极图案，所述成对的第一源极/漏极图案在第一方向上彼此间隔开，并且所述成对的第一源极/漏极图案中的每个第一源极/漏极图案在所述第一方向上具有最大第一宽度；位于所述成对的第一源极/漏极图案之间的第一沟道图案；位于所述第一沟道图案上并在与所述第一方向相交的第二方向上延伸的栅电极；以及位于所述第一有源图案中的第一非晶区，所述第一非晶区位于所述成对的第一源极/漏极图案中的至少一个第一源极/漏极图案下方，并且所述第一非晶区在所述第一方向上具有小于所述最大第一宽度的最大第二宽度。

公开(公告)号：CN110729291A

公开(公告)日：2020-01-24

申请号：CN201910603071.3

申请日：2019-07-05

Applicant: 三星电子株式会社

Inventor： 崔珉姬 ,  金锡勋 ,  李峭蒑 ,  赵南奎 ,  李承勋

IPC: H01L27/092 ,  H01L21/8238 ,  H01L27/11

Abstract: 一种半导体器件包括：包括有源图案的衬底；跨越有源图案的栅电极；源极/漏极图案，与栅电极的一侧相邻并且在有源图案的上部；电连接到源极/漏极图案的有源接触；以及在源极/漏极图案与有源接触之间的硅化物层，源极/漏极图案包括包含多个半导体图案的主体部以及在主体部上的盖图案，主体部具有第一面、在第一面上的第二面、以及限定在第一面与第二面相交之处的拐角边缘，拐角边缘平行于衬底延伸，盖图案覆盖主体部的第二面并暴露拐角边缘，硅化物层覆盖主体部的顶表面和盖图案的顶表面。