公开(公告)号：CN112054057A

公开(公告)日：2020-12-08

申请号：CN202010106539.0

申请日：2020-02-21

Applicant: 三星电子株式会社

Inventor： 郑揟珍 ,  赵真英 ,  金锡勋 ,  柳廷昊 ,  李承勋 ,  李始炯

IPC: H01L29/78 ,  H01L29/06 ,  H01L27/02

Abstract: 一种半导体器件包括：衬底；位于所述衬底上的器件隔离层，所述器件隔离层限定第一有源图案；位于所述第一有源图案上的成对的第一源极/漏极图案，所述成对的第一源极/漏极图案在第一方向上彼此间隔开，并且所述成对的第一源极/漏极图案中的每个第一源极/漏极图案在所述第一方向上具有最大第一宽度；位于所述成对的第一源极/漏极图案之间的第一沟道图案；位于所述第一沟道图案上并在与所述第一方向相交的第二方向上延伸的栅电极；以及位于所述第一有源图案中的第一非晶区，所述第一非晶区位于所述成对的第一源极/漏极图案中的至少一个第一源极/漏极图案下方，并且所述第一非晶区在所述第一方向上具有小于所述最大第一宽度的最大第二宽度。

公开(公告)号：CN112054057B

公开(公告)日：2024-07-02

申请号：CN202010106539.0

申请日：2020-02-21

Applicant: 三星电子株式会社

Inventor： 郑揟珍 ,  赵真英 ,  金锡勋 ,  柳廷昊 ,  李承勋 ,  李始炯

IPC: H01L29/78 ,  H01L29/06 ,  H01L27/02

Abstract: 一种半导体器件包括：衬底；位于所述衬底上的器件隔离层，所述器件隔离层限定第一有源图案；位于所述第一有源图案上的成对的第一源极/漏极图案，所述成对的第一源极/漏极图案在第一方向上彼此间隔开，并且所述成对的第一源极/漏极图案中的每个第一源极/漏极图案在所述第一方向上具有最大第一宽度；位于所述成对的第一源极/漏极图案之间的第一沟道图案；位于所述第一沟道图案上并在与所述第一方向相交的第二方向上延伸的栅电极；以及位于所述第一有源图案中的第一非晶区，所述第一非晶区位于所述成对的第一源极/漏极图案中的至少一个第一源极/漏极图案下方，并且所述第一非晶区在所述第一方向上具有小于所述最大第一宽度的最大第二宽度。

公开(公告)号：CN115881780A

公开(公告)日：2023-03-31

申请号：CN202210712796.8

申请日：2022-06-22

Applicant: 三星电子株式会社

Inventor： 河龙 ,  金锡勳 ,  高到贤 ,  金正泽 ,  梁炆承 ,  李相吉 ,  郑揟珍

IPC: H01L29/08 ,  H01L27/092 ,  H01L21/8238

Abstract: 公开了一种半导体装置。所述半导体装置包括：基底，包括有源图案；沟道图案，设置在有源图案上，其中，沟道图案包括竖直堆叠并彼此间隔开的多个半导体图案；源极/漏极图案，连接到半导体图案；以及栅电极，设置在半导体图案上。栅电极包括分别置于半导体图案之间的多个部分，源极/漏极图案包括与半导体图案接触的缓冲层和设置在缓冲层上的主层。缓冲层包含硅锗(SiGe)，并且包括第一半导体层和在第一半导体层上的第一回流层。第一回流层的锗浓度小于第一半导体层的锗浓度。