公开(公告)号：CN118263313A

公开(公告)日：2024-06-28

申请号：CN202311414790.3

申请日：2023-10-27

Applicant: 三星电子株式会社

Inventor： 金永权 ,  姜明吉 ,  郑秀真 ,  金洞院 ,  朴范琎 ,  梁洪铣

IPC: H01L29/78 ,  H01L21/336

Abstract: 一种半导体器件包括：衬底，包括第一区域和第二区域；第一有源图案，在第一区域上；第一栅极结构，与第一有源图案相交；第一外延图案，连接到第一有源图案，并且包括n型杂质；第一源/漏接触部，穿透第一外延图案的上表面，并且连接到第一外延图案；第二有源图案，在第二区域上；第二栅极结构，与第二有源图案相交；第二外延图案，连接到第二有源图案，并且包括p型杂质；以及第二源/漏接触部，穿透第二外延图案的上表面，并且连接到第二外延图案。第一源/漏接触部的下表面比第二源/漏接触部的下表面低。

公开(公告)号：CN118472005A

公开(公告)日：2024-08-09

申请号：CN202311151541.X

申请日：2023-09-07

Applicant: 三星电子株式会社

Inventor： 李兴淳 ,  朴容喜 ,  申东官 ,  金锡勋 ,  金胜圭 ,  梁洪铣

IPC: H01L29/06 ,  H01L27/088 ,  H01L21/8234 ,  B82Y10/00 ,  B82Y30/00 ,  B82Y40/00

Abstract: 提供了半导体器件。所述半导体器件包括：有源图案，所述有源图案包括下图案和在所述下图案上彼此间隔开的多个片状图案；栅极结构，所述栅极结构定位在所述下图案上并且围绕所述片状图案；源极/漏极图案，所述源极/漏极图案定位在所述栅极结构的两侧；以及堆叠图案，所述堆叠图案定位在所述源极/漏极图案与所述片状图案之间，其中，所述堆叠图案包括：第一堆叠图案和第二堆叠图案，所述第一堆叠图案和所述第二堆叠图案顺序地堆叠在片状图案的侧表面上，所述第二堆叠图案包括与所述第一堆叠图案的材料不同的材料，并且所述片状图案的第一宽度小于所述栅极结构的第二宽度。