高度集成的半导体存储器件及其制造方法

    公开(公告)号:CN1030631C

    公开(公告)日:1996-01-03

    申请号:CN90109275.4

    申请日:1990-11-15

    CPC classification number: H01L27/10817 H01L27/10835

    Abstract: 一种高度集成半导体存储器件,包括多个在横向和纵向交替地淀积了堆垛型电容器和组合堆垛-沟道型电容器构成的存储单元。存储单元电容器的第一存储电极延伸覆盖相邻存储单元的电容器的存储电极。在衬底上形成组合堆垛-沟道电容器来增加存储电容量,它允许堆垛型电容器的存储电极延伸以便增大存储电容量。由于堆垛-沟道型电容器和堆垛型电容器的交替安置,防止了堆垛-沟道型电容器的台阶覆盖、漏电流和软误差。

    氮化物半导体发光装置
    16.
    发明公开

    公开(公告)号:CN103066176A

    公开(公告)日:2013-04-24

    申请号:CN201210400802.2

    申请日:2012-10-19

    CPC classification number: H01L33/14 H01L33/32

    Abstract: 提供了一种氮化物半导体发光装置,所述氮化物半导体发光装置包括n型氮化物半导体层、设置在n型氮化物半导体层上的活性层和设置在活性层上的p型氮化物半导体层。一个或多个电流扩散层设置在n型氮化物半导体层的表面上。电流扩散层包括带隙能比形成n型氮化物半导体层的材料的带隙能大的材料,以在与形成n型氮化物半导体层的材料的界面处形成二维电子气层。

    具有理想栅极轮廓的半导体器件及其制造方法

    公开(公告)号:CN1193420C

    公开(公告)日:2005-03-16

    申请号:CN00135511.2

    申请日:2000-09-20

    Inventor: 金民 金晟泰

    Abstract: 制造非易失性存储器件或其他半导体器件的方法包括在半导体衬底上的一个缓冲氧化层上形成一个硅层。形成缓冲氧化层之后,形成阻碍层。导电材料的控制栅极这样形成:对硅层、栅极氧化层和衬底构图,在衬底的上部形成沟槽。通过氧化沟槽的侧壁而在控制栅极材料的上部和下部产生鸟嘴形部分,可以实现均匀性。之后,形成一个填充沟槽的场氧化层。由于在沟槽侧壁的氧化过程中,鸟嘴形部分均匀形成在控制栅极材料的上部和下部,因此通过防止例如浮动栅极的侧壁具有正斜率,实现了均匀性。

    半导体器件及其制造方法
    20.
    发明授权

    公开(公告)号:CN1030021C

    公开(公告)日:1995-10-11

    申请号:CN90104393.1

    申请日:1990-05-25

    Inventor: 金晟泰 崔寿汉

    CPC classification number: H01L27/10835

    Abstract: 一种在半导体基片中形成沟槽制作叠层一沟槽并合型电容的方法。一层作第一电极用的导电层,一层介电膜以及作第二电极用的另一层导电层,依次连续地淀积在沟槽内。然后,蚀刻两层导电层和介于其间的介电膜,以形成电容图形。沿电容图形的侧壁形成一绝缘层,再在整个结构上形成一层第三导电层。

Patent Agency Ranking