-
公开(公告)号：CN101937915A
公开(公告)日：2011-01-05
申请号：CN201010229306.6
申请日：2010-03-26
Applicant: 三星电子株式会社
CPC classification number: H01L27/10817 , H01L27/10852 , H01L27/10876 , H01L27/10894 , H01L28/91 , H01L29/78
Abstract: 一种半导体器件包括第一晶体管、第二晶体管、绝缘中间层图案以及电容器。第一晶体管形成在基板的第一区。第一晶体管具有从基板向上突出的柱并且在柱的上部提供有杂质区。第二晶体管形成在基板的第二区。绝缘中间层图案形成在第一区和第二区上以覆盖第二晶体管并且暴露出柱的上表面。绝缘中间层图案的上表面实质上比第一区中的柱的上表面高。电容器形成在柱的上部中的杂质区上并且电连接到该杂质区。
-
公开(公告)号：CN118284037A
公开(公告)日：2024-07-02
申请号：CN202311699539.6
申请日：2023-12-11
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 可以提供一种半导体存储器件，其包括：衬底，包括单元区和在单元区周围的外围区；单元区隔离膜，在衬底中并且限定单元区；位线结构，在单元区中；外围栅极结构，在衬底的外围区中，外围栅极结构包括外围栅极导电膜；外围间隔物，在外围栅极结构的侧壁上；蚀刻停止膜，在外围间隔物上并且与外围栅极结构间隔开；第一外围绝缘膜，在衬底上在外围栅极结构周围；以及外围层间绝缘膜，覆盖外围栅极结构、第一外围绝缘膜和外围间隔物，外围层间绝缘膜包括与第一外围绝缘膜的材料不同的材料。
-
公开(公告)号：CN117998843A
公开(公告)日：2024-05-07
申请号：CN202311386644.4
申请日：2023-10-24
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 提供了半导体装置和制造该半导体装置的方法。所述半导体装置可以包括：基底，包括由器件隔离层限定的多个有源区域；多条位线，在基底上沿第一水平方向延伸；多个绝缘栅栏，在基底上在位于所述多条位线之中的相邻两条位线之间的空间中在第一水平方向上彼此间隔开；多个掩埋接触件，在基底上位于所述多条位线之中的所述相邻两条位线之间并沿着第一水平方向与所述多个绝缘栅栏交替地布置，所述多个掩埋接触件分别连接到所述多个有源区域；以及多个绝缘层，所述多个绝缘层中的每个绝缘层位于所述多个绝缘栅栏中的相应绝缘栅栏与所述多个掩埋接触件中的相应掩埋接触件之间。
-
公开(公告)号：CN117479532A
公开(公告)日：2024-01-30
申请号：CN202310880285.1
申请日：2023-07-17
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 公开了半导体存储器件和制造方法。例如，一种半导体存储器件可以包括具有彼此相邻的第一有源图案和第二有源图案的衬底，沟槽将第一有源图案和第二有源图案分开。第一有源图案包括第一源极/漏极区，第二有源图案包括第二源极/漏极区。第二源极/漏极区包括与第一源极/漏极区相邻的第一侧壁表面和第二侧壁表面以及连接第一侧壁表面和第二侧壁表面的连接表面。第二侧壁表面从第一侧壁表面相对于第一源极/漏极区向后缩进。半导体存储器件还包括在第一有源图案和第二有源图案之间的沟槽中的器件隔离层，其中器件隔离层在第二源极/漏极区的第一侧壁表面上。位线在衬底上沿第一方向延伸，位线包括电连接到第一源极/漏极区的接触部分。半导体存储器件还包括在器件隔离层上、在位线的接触部分的侧壁上以及在第二源极/漏极区的第二侧壁表面上的下间隔物。此外，半导体存储器件包括：联接到第二源极/漏极区的接触，下间隔物的一部分在接触和位线的接触部分之间；在接触上的着落垫；以及在着落垫上的数据存储元件。
-
-
Patent Agency Ranking
公开(公告)号：CN101937915B
公开(公告)日：2015-07-29
申请号：CN201010229306.6
申请日：2010-03-26
Applicant: 三星电子株式会社
CPC classification number: H01L27/10817 , H01L27/10852 , H01L27/10876 , H01L27/10894 , H01L28/91 , H01L29/78
Abstract: 一种半导体器件包括第一晶体管、第二晶体管、绝缘中间层图案以及电容器。第一晶体管形成在基板的第一区。第一晶体管具有从基板向上突出的柱并且在柱的上部提供有杂质区。第二晶体管形成在基板的第二区。绝缘中间层图案形成在第一区和第二区上以覆盖第二晶体管并且暴露出柱的上表面。绝缘中间层图案的上表面实质上比第一区中的柱的上表面高。电容器形成在柱的上部中的杂质区上并且电连接到该杂质区。
-
公开(公告)号：CN101783348A
公开(公告)日：2010-07-21
申请号：CN201010004595.X
申请日：2010-01-19
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L21/8242
CPC classification number: H01L27/10808 , H01L27/10855 , H01L27/10873 , H01L27/10885
Abstract: 本发明提供一种半导体存储器器件和制造半导体器件的方法。该半导体存储器器件，包括：第一有源柱结构和第二有源柱结构，所述第一有源柱结构和第二有源柱结构在衬底的上部处突出；掩埋位线，所述掩埋位线中的每个在第一方向上延伸；以及第一栅极图案和第二栅极图案，所述第一栅极图案和第二栅极图案中的每个在第二方向上延伸。第一有源柱结构和第二有源柱结构分别占据奇数行和偶数列行。第一有源柱结构和第二有源柱结构还分别占据偶数列和奇数列。第二有源柱结构的列在第二方向上与第一有源柱结构的列偏移。每个掩埋位线被连接到占据偶数列之一的第一有源柱结构的下部，并且连接到占据相邻奇数列之一的第二有源柱结构的下部。
-
公开(公告)号：CN118693042A
公开(公告)日：2024-09-24
申请号：CN202410072943.9
申请日：2024-01-18
Applicant: 三星电子株式会社
IPC: H01L23/528 , H01L23/50 , H01L23/58 , H01L21/8234
Abstract: 提供了集成电路装置。所述集成电路装置包括：基底，包括多个有源区域，所述多个有源区域包括第一有源区域和与第一有源区域相邻的第二有源区域；位线，在基底上沿水平方向延伸；第一直接接触件，连接到第一有源区域；第二直接接触件，位于第一直接接触件与位线之间；内氮化物膜，连接到第一直接接触件的侧壁和第二直接接触件的侧壁；隔离膜，位于第一有源区域与第二有源区域之间；以及外氧化物膜，连接到第二有源区域的至少一个表面，并且位于内氮化物膜与第二有源区域之间。
-
公开(公告)号：CN118475113A
公开(公告)日：2024-08-09
申请号：CN202311426428.8
申请日：2023-10-30
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 提供了形成图案的方法和制造半导体存储器装置的方法，所述方法包括以下步骤：在包括第一区域和第二区域的基底上方形成蚀刻目标层；在蚀刻目标层上方形成硬掩模结构；形成包括第一光致抗蚀剂图案和第二光致抗蚀剂图案的光致抗蚀剂图案，第一光致抗蚀剂图案包括位于第一区域中的雕刻图案，第二光致抗蚀剂图案包括位于第二区域中的压花图案；形成包括多个开口的上硬掩模图案；形成填充第一区域中的所述多个开口的可逆硬掩模图案；以及形成包括位于第一区域中的第一图案和位于第二区域中的第二图案的特征图案，其中，第一图案包括多个岛状图案和平面地围绕所述多个岛状图案的坝结构。
-
公开(公告)号：CN115996566A
公开(公告)日：2023-04-21
申请号：CN202211076642.0
申请日：2022-09-05
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体器件包括：衬底，包括有源单元区域、边界区域和在其间的虚设单元区域；位线，设置在有源单元区域上，在第一方向上延伸，并在第二方向上彼此间隔开，位线包括在第二方向上交替布置的第一位线和第二位线；位线垫，在边界区域上在第二方向上彼此间隔开，第二位线在第一方向上延伸到虚设单元区域和边界区域，并分别连接到位线垫；以及绝缘分离图案，在边界区域上并且在位线垫之间。绝缘分离图案的一部分延伸到在边界区域上在第二位线之间的区域中，并与对应的第一位线的端部接触。
-
-
-
-
-
-
-
-
-
Search Results
27
records
(took 0.028 seconds)
