公开(公告)号：CN112713147B

公开(公告)日：2025-04-29

申请号：CN202010672660.X

申请日：2020-07-14

Applicant: 三星电子株式会社

Inventor： 金硕炫 ,  姜准泳 ,  金永埈 ,  朴晋亨 ,  宋昊柱 ,  李尚俊 ,  李蕙兰 ,  金奉秀 ,  金成禹

IPC: H10B12/00

Abstract: 提供了一种半导体存储器装置及其制造方法。所述半导体存储器装置包括：基底，包括单元阵列区域和边界区域；第一凹陷区域，在基底的位于单元阵列区域中的上部处；第一位线，延伸到边界区域上并且与第一凹陷区域交叉；位线接触件，在第一凹陷区域中并且接触第一位线；第二位线，与第一凹陷区域间隔开并且与第一位线相邻，第二位线与单元阵列区域和边界区域交叉；单元掩埋绝缘图案，在第一位线接触件的侧表面与第一凹陷区域的内壁之间；以及边界掩埋绝缘图案，覆盖边界区域中的第一位线和第二位线的侧壁并且包括与单元掩埋绝缘图案的材料相同的材料。

公开(公告)号：CN117998843A

公开(公告)日：2024-05-07

申请号：CN202311386644.4

申请日：2023-10-24

Applicant: 三星电子株式会社

Inventor： 姜准泳 ,  宋昊柱 ,  金冈昱 ,  金硕炫 ,  金永埈 ,  金俊澈 ,  金真雄 ,  柳镐仁 ,  李蕙兰

IPC: H10B12/00

Abstract: 提供了半导体装置和制造该半导体装置的方法。所述半导体装置可以包括：基底，包括由器件隔离层限定的多个有源区域；多条位线，在基底上沿第一水平方向延伸；多个绝缘栅栏，在基底上在位于所述多条位线之中的相邻两条位线之间的空间中在第一水平方向上彼此间隔开；多个掩埋接触件，在基底上位于所述多条位线之中的所述相邻两条位线之间并沿着第一水平方向与所述多个绝缘栅栏交替地布置，所述多个掩埋接触件分别连接到所述多个有源区域；以及多个绝缘层，所述多个绝缘层中的每个绝缘层位于所述多个绝缘栅栏中的相应绝缘栅栏与所述多个掩埋接触件中的相应掩埋接触件之间。

公开(公告)号：CN112713147A

公开(公告)日：2021-04-27

申请号：CN202010672660.X

申请日：2020-07-14

Applicant: 三星电子株式会社

Inventor： 金硕炫 ,  姜准泳 ,  金永埈 ,  朴晋亨 ,  宋昊柱 ,  李尚俊 ,  李蕙兰 ,  金奉秀 ,  金成禹

IPC: H01L27/108 ,  H01L21/8242

Abstract: 提供了一种半导体存储器装置及其制造方法。所述半导体存储器装置包括：基底，包括单元阵列区域和边界区域；第一凹陷区域，在基底的位于单元阵列区域中的上部处；第一位线，延伸到边界区域上并且与第一凹陷区域交叉；位线接触件，在第一凹陷区域中并且接触第一位线；第二位线，与第一凹陷区域间隔开并且与第一位线相邻，第二位线与单元阵列区域和边界区域交叉；单元掩埋绝缘图案，在第一位线接触件的侧表面与第一凹陷区域的内壁之间；以及边界掩埋绝缘图案，覆盖边界区域中的第一位线和第二位线的侧壁并且包括与单元掩埋绝缘图案的材料相同的材料。