-
公开(公告)号：CN102034824A
公开(公告)日：2011-04-27
申请号：CN201010294401.4
申请日：2010-09-21
Applicant: 三星电子株式会社
IPC: H01L27/108
CPC classification number: H01L27/10891 , H01L27/0207 , H01L27/10817 , H01L27/10885 , H01L29/4236
Abstract: 本发明提供一种包括掩埋字线的半导体器件。该半导体器件包括：隔离层，用于限定衬底的多个有源区，其中隔离层设置在衬底上；多条掩埋字线，具有比有源区的上表面低的上表面，被有源区围绕，并在平行于衬底的主表面的第一方向上延伸；栅电介质膜，插设在掩埋字线与有源区之间；以及多条掩埋位线，具有比多条掩埋字线的上表面低的上表面，平行于衬底的主表面，并在不同于第一方向的第二方向上延伸。
-
公开(公告)号：CN100499074C
公开(公告)日：2009-06-10
申请号：CN03136040.8
申请日：2003-05-15
Applicant: 三星电子株式会社
IPC: H01L21/82 , H01L21/336
CPC classification number: H01L29/41783 , H01L21/28247 , H01L21/28518 , H01L21/823418 , H01L27/105 , H01L27/10873 , H01L27/10894 , H01L29/41775 , H01L29/6653 , H01L29/6656 , H01L29/66628
Abstract: 具有侧壁的栅形成在集成电路衬底上。在栅的侧壁上形成阻挡层间隔。阻挡层间隔的一部分从栅的侧壁突出，露出面向集成电路衬底的阻挡层间隔的下表面。在从栅的侧壁突出的阻挡层间隔的所述部分上形成硅化物层。也提供了相关的装置。
-
公开(公告)号：CN1110081C
公开(公告)日：2003-05-28
申请号：CN98125145.5
申请日：1998-11-26
Applicant: 三星电子株式会社
IPC: H01L21/76
CPC classification number: H01L21/76232 , H01L21/823481
Abstract: 一种在半导体器件内形成沟槽隔离的方法，通过优化退火温度由此除去腐蚀半导体衬底的步骤期间引起的衬底缺陷并释放了应力，增加了沟槽隔离特性，由此提高了器件的成品率和可靠性。
-
公开(公告)号：CN1218988A
公开(公告)日：1999-06-09
申请号：CN98125145.5
申请日：1998-11-26
Applicant: 三星电子株式会社
IPC: H01L21/76
CPC classification number: H01L21/76232 , H01L21/823481
Abstract: 一种在半导体器件内形成沟槽隔离的方法,通过优化退火温度由此除去腐蚀半导体衬底的步骤期间引起的衬底缺陷并释放了应力,增加了沟槽隔离特性,由此提高了器件的成品率和可靠性。
-
公开(公告)号：CN102034824B
公开(公告)日：2015-04-01
申请号：CN201010294401.4
申请日：2010-09-21
Applicant: 三星电子株式会社
IPC: H01L27/108
CPC classification number: H01L27/10891 , H01L27/0207 , H01L27/10817 , H01L27/10885 , H01L29/4236
Abstract: 本发明提供一种包括掩埋字线的半导体器件。该半导体器件包括：隔离层，用于限定衬底的多个有源区，其中隔离层设置在衬底上；多条掩埋字线，具有比有源区的上表面低的上表面，被有源区围绕，并在平行于衬底的主表面的第一方向上延伸；栅电介质膜，插设在掩埋字线与有源区之间；以及多条掩埋位线，具有比多条掩埋字线的上表面低的上表面，平行于衬底的主表面，并在不同于第一方向的第二方向上延伸。
-
Patent Agency Ranking
公开(公告)号：CN1277300C
公开(公告)日：2006-09-27
申请号：CN01139698.9
申请日：2001-12-07
Applicant: 三星电子株式会社
IPC: H01L21/76
CPC classification number: H01L21/76229 , H01L21/76232 , H01L21/823481
Abstract: 一种集成电路衬底包括彼此隔开的第一和第二相邻p型掺杂区。集成电路衬底中的沟槽位于第一和第二相邻p型掺杂区之间。沟槽中的绝缘层具有侧壁，其特征在于，侧壁没有减少集成电路衬底和绝缘层之间的应力的层。
-
公开(公告)号：CN101937915B
公开(公告)日：2015-07-29
申请号：CN201010229306.6
申请日：2010-03-26
Applicant: 三星电子株式会社
CPC classification number: H01L27/10817 , H01L27/10852 , H01L27/10876 , H01L27/10894 , H01L28/91 , H01L29/78
Abstract: 一种半导体器件包括第一晶体管、第二晶体管、绝缘中间层图案以及电容器。第一晶体管形成在基板的第一区。第一晶体管具有从基板向上突出的柱并且在柱的上部提供有杂质区。第二晶体管形成在基板的第二区。绝缘中间层图案形成在第一区和第二区上以覆盖第二晶体管并且暴露出柱的上表面。绝缘中间层图案的上表面实质上比第一区中的柱的上表面高。电容器形成在柱的上部中的杂质区上并且电连接到该杂质区。
-
公开(公告)号：CN102800693A
公开(公告)日：2012-11-28
申请号：CN201210165160.2
申请日：2012-05-24
Applicant: 三星电子株式会社
IPC: H01L29/423 , H01L29/06 , H01L23/488 , H01L27/108 , H01L21/8242
CPC classification number: G11C11/4096 , G11C11/404 , G11C11/4085 , H01L21/823437 , H01L27/10823 , H01L27/10873 , H01L27/10876 , H01L27/10891 , H01L27/10894 , H01L29/41741 , H01L29/4236 , H01L29/66484 , H01L29/66613 , H01L29/66666 , H01L29/7827 , H01L29/7831
Abstract: 本发明提供了一种半导体器件及其形成方法，在该半导体器件中由两个子栅独立地控制一个沟道区以抑制泄漏电流的产生。
-
公开(公告)号：CN101783348A
公开(公告)日：2010-07-21
申请号：CN201010004595.X
申请日：2010-01-19
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L21/8242
CPC classification number: H01L27/10808 , H01L27/10855 , H01L27/10873 , H01L27/10885
Abstract: 本发明提供一种半导体存储器器件和制造半导体器件的方法。该半导体存储器器件，包括：第一有源柱结构和第二有源柱结构，所述第一有源柱结构和第二有源柱结构在衬底的上部处突出；掩埋位线，所述掩埋位线中的每个在第一方向上延伸；以及第一栅极图案和第二栅极图案，所述第一栅极图案和第二栅极图案中的每个在第二方向上延伸。第一有源柱结构和第二有源柱结构分别占据奇数行和偶数列行。第一有源柱结构和第二有源柱结构还分别占据偶数列和奇数列。第二有源柱结构的列在第二方向上与第一有源柱结构的列偏移。每个掩埋位线被连接到占据偶数列之一的第一有源柱结构的下部，并且连接到占据相邻奇数列之一的第二有源柱结构的下部。
-
公开(公告)号：CN1750269A
公开(公告)日：2006-03-22
申请号：CN200510081046.1
申请日：2005-06-28
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/772 , H01L21/336 , H01L21/335
CPC classification number: H01L29/66545 , H01L21/84 , H01L27/1203 , H01L29/66795 , H01L29/785 , H01L29/78684
Abstract: 在半导体器件及其制造方法中，半导体器件包括具有单元阵列区和外围电路区的半导体衬底，单元区和外围电路区中的部分半导体包括限定有源区的隔离区，部分有源区在隔离区的上表面上突出，以限定至少两个有源沟道，形成在包括至少两个突出的有源沟道的半导体衬底的有源区上的栅介质层，形成在栅介质层和半导体衬底的隔离区上的栅电极，以及形成在栅电极的任一侧边上的半导体衬底的有源区中的源区/漏区。
-
-
-
-
-
-
-
-
-
Search Results
26
records
(took 0.023 seconds)
