公开(公告)号：CN111987064A

公开(公告)日：2020-11-24

申请号：CN202010311644.8

申请日：2020-04-20

Applicant: 三星电子株式会社

Inventor： 瓦西里奥斯.康斯坦丁诺斯.杰鲁西斯 ,  瑞克.森古普塔 ,  洪俊九 ,  凯文.迈克尔.特雷纳

IPC: H01L23/48 ,  H01L23/535 ,  H01L27/02

Abstract: 提供了一种抽头单元和半导体单元。所述抽头单元可以包括：掩埋电力轨层，包括VDD供电轨和VSS供电轨；多个过孔层和多个互连层，交替地布置在掩埋电力轨层上；VDD供电金属互连件和VSS供电金属互连件，位于所述多个互连层中的供电互连层中；VDD供电结构，将VDD供电轨电连接到VDD供电金属互连件；以及VSS供电结构，将VSS供电轨电连接到VSS供电金属互连件。抽头单元没有任何有源半导体器件。

公开(公告)号：CN111106110A

公开(公告)日：2020-05-05

申请号：CN201911020854.5

申请日：2019-10-25

Applicant: 三星电子株式会社

Inventor： 雷维基·森古普塔 ,  洪俊九 ,  麦克·罗德尔 ,  瓦西里欧斯 ,  康斯坦提诺斯·吉劳西

IPC: H01L27/088 ,  H01L23/528 ,  H01L21/768

Abstract: 本公开提供一种半导体装置及其制造方法。根据本公开的一些示例性实施例，一种半导体装置包括：基底；位于所述基底上的第一半导体层，所述第一半导体层是第一类型的半导体装置；以及位于所述基底及所述第一半导体层上的第二半导体层，所述第二半导体层是所述第一类型的半导体装置，其中当在垂直于所述基底的平面的方向上观察时，所述第一半导体层的第一部分与所述第二半导体层重叠，并且当在垂直于所述基底的所述平面的所述方向上观察时，所述第一半导体层的第二部分从所述第二半导体层横向偏移。本公开的半导体装置可具有高密度的电子组件。

公开(公告)号：CN109801879A

公开(公告)日：2019-05-24

申请号：CN201811284243.7

申请日：2018-10-30

Applicant: 三星电子株式会社

Inventor： 洪俊九 ,  徐康一 ,  博尔纳·奥布拉多维奇

IPC: H01L21/8238 ,  H01L27/092

Abstract: 描述一种半导体装置以及提供半导体装置的方法。所述方法提供多个鳍。多个鳍中的每一个的第一部分由掩模覆盖。多个鳍中的每一个的第二部分通过掩模暴露。该方法还在高于一百摄氏度且不超过六百摄氏度的退火温度下在体积增大环境(例如氢中)执行退火。鳍中的每一个的第二部分在退火期间暴露使得鳍中的每一个的第二部分经历体积膨胀。

公开(公告)号：CN109801871A

公开(公告)日：2019-05-24

申请号：CN201811214815.4

申请日：2018-10-18

Applicant: 三星电子株式会社

Inventor： 麦克·史帝芬·罗德尔 ,  雷维基·森古普塔 ,  洪俊九 ,  提塔许·瑞许特

IPC: H01L21/762 ,  H01L27/088

Abstract: 一种集成电路以及制造所述集成电路的方法。所述集成电路包括一系列场效应晶体管。每一场效应晶体管包括：源极区；漏极区；沟道区，在源极区与漏极区之间延伸；栅极，位于沟道区上；栅极接触件，在栅极的有源区处位于栅极上；源极接触件，位于源极区上；以及漏极接触件，位于漏极区上。源极接触件的上表面及漏极接触件的上表面在栅极的上表面下间隔开一深度。

公开(公告)号：CN106684000A

公开(公告)日：2017-05-17

申请号：CN201610978958.7

申请日：2016-11-01

Applicant: 三星电子株式会社

Inventor： 洪俊九 ,  博尔纳·J·奥布拉多维奇 ,  马克·S·罗德尔

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/10 ,  H01L29/06

CPC classification number: H01L29/78642 ,  H01L21/2256 ,  H01L29/0676 ,  H01L29/42392 ,  H01L29/66666 ,  H01L29/66742 ,  H01L29/66772 ,  H01L29/78618 ,  H01L29/78654 ,  H01L29/78684 ,  H01L29/78696 ,  H01L29/66477 ,  H01L29/0684 ,  H01L29/1033 ,  H01L29/1037 ,  H01L29/7827

Abstract: 公开了一种制造自对准垂直纳米片场效应晶体管的方法和一种微电子结构。使用反应离子蚀刻在包括多个层的层状结构中对垂直沟槽进行蚀刻，并使用外延工艺用垂直的半导体纳米片填充垂直沟槽。蚀刻掉来自多个层之中的牺牲层并使用涂覆有高介电常数介电材料的导电(例如，金属)栅极层来代替牺牲层。来自所述多个层之中的两个其它层(一个层在栅极层的上方并且一个层在栅极层的下方)被掺杂，并作为用于在垂直半导体纳米片中形成两个PN结的扩散工艺的掺杂剂。