公开(公告)号：CN101527279A

公开(公告)日：2009-09-09

申请号：CN200810165662.9

申请日：2008-09-19

Applicant: 三星电子株式会社

Inventor： 郑武京 ,  李宣姃 ,  朴基澈

IPC: H01L21/768

CPC classification number: H01L21/76895 ,  H01L21/76816 ,  H01L21/76877 ,  H01L23/485 ,  H01L23/53252 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了一种形成半导体器件的布线层的方法，其包括形成具有第一厚度的第一层间绝缘层和在该第一层间绝缘层中形成第一接触塞，该第一厚度对应于将要形成在支撑层上的层间绝缘层的厚度的一部分。该方法还包括在第一接触塞和第一层间绝缘层上形成具有第二厚度的第二层间绝缘层，其中第二厚度对应于层间绝缘层的厚度的其余部分，以及在第二层间绝缘层中形成连接到第一接触塞的第二接触塞，从而形成包括第一接触塞和第二接触塞的局部布线层。

公开(公告)号：CN119181694A

公开(公告)日：2024-12-24

申请号：CN202410720533.0

申请日：2024-06-05

Applicant: 三星电子株式会社

Inventor： 柳东坤 ,  高恩譓 ,  李宣姃 ,  河龙湖 ,  黄桢元

IPC: H01L23/538 ,  H01L27/088

Abstract: 一种集成电路器件包括：衬底、在衬底的第一表面上在第一水平方向上延伸的鳍型有源区、在鳍型有源区上的源极/漏极区、在源极/漏极区上并电连接到源极/漏极区的有源接触、在比源极/漏极区高的垂直水平处延伸的布线、穿透源极/漏极区上的绝缘层并用作有源接触与布线之间的电连接的介质的通路接触、以及在布线和绝缘层之间并接触布线的粘合层，其中通路接触包括顶部通路接触和底部通路接触，顶部通路接触包括与底部通路接触中包括的金属不同的金属，并且布线和顶部通路接触彼此直接接触。

公开(公告)号：CN116057003A

公开(公告)日：2023-05-02

申请号：CN202180063074.8

申请日：2021-08-18

Applicant: 三星电子株式会社

Inventor： 金硕旭 ,  朴劲根 ,  徐国正 ,  李宣姃 ,  李钟浩 ,  张到允

IPC: B67D1/08

Abstract: 本发明的净水器查看关于由温度检测单元检测的容纳在水箱中的冷却剂的温度的冷却剂温度信息，基于查看到的冷却剂温度信息，执行其中压缩机和搅拌器同时操作的第一模式使得冷却剂的温度能够被冷却到低于预设制冰温度，执行使搅拌器停止并保持压缩机操作达预设制冰温度的第二模式使得当冷却剂被冷却到低于预设制冰温度时能够在水箱中在蒸发器周围产生冰，以及当从搅拌器的操作停止时的时间起已经过去预设制冰时间时，执行使搅拌器再次操作的第三模式使得搅拌器和压缩机同时操作，从而使在蒸发器周围的冰保持在冻结状态。

公开(公告)号：CN101101890A

公开(公告)日：2008-01-09

申请号：CN200710137953.2

申请日：2007-06-22

Applicant: 三星电子株式会社

Inventor： 徐奉锡 ,  慎烘縡 ,  李宣姃 ,  宣敏喆 ,  李正勋

IPC: H01L21/8234 ,  H01L21/768 ,  H01L27/04 ,  H01L23/522

CPC classification number: H01L21/76846

Abstract: 本发明涉及一种制造半导体器件的方法及由此制造的半导体器件。该制造半导体器件的方法包括：在半导体衬底上形成栅电极；在所述半导体衬底中形成源/漏区域使得源/漏区域位于每个所述栅电极的两侧；通过在形成有栅电极和源/漏区域的半导体衬底上蒸镀镍或镍合金且然后对镍或镍合金进行热处理，在所述栅电极和所述源/漏区域表面上形成镍硅化物层；在执行上述工艺后获得的表面上形成层间绝缘层，该层间绝缘层形成有接触孔，所述镍硅化物层的表面通过所述接触孔暴露；通过蒸镀难熔金属保形地沿着所述接触孔形成欧姆层，该难熔金属在500℃或更高的温度转化为硅化物；保形地沿着所述接触孔在所述欧姆层上形成扩散阻挡层；以及通过在所述接触孔中填埋金属材料而形成金属层。

公开(公告)号：CN119317148A

公开(公告)日：2025-01-14

申请号：CN202410844837.8

申请日：2024-06-27

Applicant: 三星电子株式会社

Inventor： 李宣姃 ,  柳东坤 ,  黄桢元

IPC: H10D30/60 ,  H01L23/522

Abstract: 一种半导体器件可以包括：衬底，该衬底包括有源图案；沟道图案，沟道图案位于有源图案上并且包括多个半导体图案，多个半导体图案以彼此间隔开的方式垂直地堆叠；栅电极，栅电极位于多个半导体图案上；栅极接触，栅极接触电连接到栅电极；第一金属层，所述第一金属层位于栅极接触上，并且包括第一导电通路和位于第一导电通路上的第一互连图案；第二金属层，第二金属层位于第一金属层上，并且包括第二导电通路和位于第二导电通路上的第二互连图案；以及扩散防止图案，扩散防止图案位于第一互连图案与第二导电通路之间。扩散防止图案的底表面的高度可以低于第一互连图案的最顶表面的高度。

公开(公告)号：CN119108338A

公开(公告)日：2024-12-10

申请号：CN202410727718.4

申请日：2024-06-06

Applicant: 三星电子株式会社

Inventor： 李宣姃 ,  安商熏 ,  柳东坤 ,  黄桢元

IPC: H01L21/768

Abstract: 一种半导体器件包括在第一层间绝缘膜中的通路图案以及在第一方向上延伸并在第一层间绝缘膜和通路图案上的布线图案。布线图案包括下部布线和在下部布线上的上部布线，其中下部布线和上部布线在第二方向上堆叠，其中下部布线在通路图案和上部布线之间并且在通路图案的上表面上，其中下部布线的第一部分在通路图案的上表面上并且具有第一厚度，并且其中下部布线的第二部分在第一层间绝缘膜的上表面上并且具有第二厚度。

公开(公告)号：CN118899295A

公开(公告)日：2024-11-05

申请号：CN202311712262.6

申请日：2023-12-13

Applicant: 三星电子株式会社

Inventor： 柳东坤 ,  李宣姃 ,  黄桢元 ,  孔榠浒 ,  河龙湖

IPC: H01L23/498 ,  H01L23/538

Abstract: 一种半导体器件包括：模制层，所述模制层限定沟槽；以及导电结构，所述导电结构设置在所述沟槽上。所述导电结构包括导电层和衬垫，并且所述导电层包括上部和下部。所述衬垫包括基体部和位于所述基体部上的侧壁部，并且所述导电层的所述上部设置在比所述衬垫的所述侧壁部高的高度。所述衬垫的所述侧壁部介于所述导电层的所述下部与所述模制层之间，并且所述衬垫的所述基体部的顶表面与所述导电层的所述下部的底表面接触。所述衬垫的所述侧壁部的宽度随着高度增大而减小。

公开(公告)号：CN105870167B

公开(公告)日：2021-06-29

申请号：CN201610083064.1

申请日：2016-02-06

Applicant: 三星电子株式会社

Inventor： 崔正宪 ,  严大耳 ,  李宣姃 ,  张星旭

IPC: H01L29/10 ,  H01L29/423 ,  H01L29/78 ,  H01L27/088

Abstract: 本公开提供集成电路器件。一种集成电路器件包括：源极/漏极区域，其具有在其顶部中的凹陷；接触插塞，其在源极/漏极区域上从凹陷内部延伸；以及金属硅化物层，其用作凹陷的衬里，并具有覆盖接触插塞的底面的第一部分和与第一部分成一体并覆盖接触插塞的侧面的下部的第二部分。硅化物层的第二部分可以具有与硅化物层的第一部分的厚度不同的厚度。硅化物层在相对低的温度形成，以在源极/漏极区域与接触插塞之间提供改善的电阻特性。

公开(公告)号：CN105870167A

公开(公告)日：2016-08-17

申请号：CN201610083064.1

申请日：2016-02-06

Applicant: 三星电子株式会社

Inventor： 崔正宪 ,  严大耳 ,  李宣姃 ,  张星旭

IPC: H01L29/10 ,  H01L29/423 ,  H01L29/78 ,  H01L27/088

CPC classification number: H01L29/41791 ,  H01L21/76805 ,  H01L21/76846 ,  H01L21/823418 ,  H01L21/823425 ,  H01L21/823431 ,  H01L21/823475 ,  H01L21/823814 ,  H01L21/823871 ,  H01L23/485 ,  H01L27/0924 ,  H01L29/0847 ,  H01L29/1604 ,  H01L29/165 ,  H01L29/41783 ,  H01L29/66795 ,  H01L29/7848 ,  H01L29/785 ,  H01L2029/7858 ,  H01L27/0886 ,  H01L29/1033 ,  H01L29/42356

Abstract: 本公开提供集成电路器件。一种集成电路器件包括：源极/漏极区域，其具有在其顶部中的凹陷；接触插塞，其在源极/漏极区域上从凹陷内部延伸；以及金属硅化物层，其用作凹陷的衬里，并具有覆盖接触插塞的底面的第一部分和与第一部分成一体并覆盖接触插塞的侧面的下部的第二部分。硅化物层的第二部分可以具有与硅化物层的第一部分的厚度不同的厚度。硅化物层在相对低的温度形成，以在源极/漏极区域与接触插塞之间提供改善的电阻特性。

公开(公告)号：CN100576494C

公开(公告)日：2009-12-30

申请号：CN200610007141.1

申请日：2006-02-05

Applicant: 三星电子株式会社

Inventor： 金在鹤 ,  李宣姃 ,  李承珍

IPC: H01L21/768 ,  H01L23/522

CPC classification number: H01L21/76843 ,  H01L21/31144 ,  H01L21/76808 ,  H01L21/76844 ,  H01L21/76849 ,  H01L21/7685

Abstract: 本发明的示例性实施例总体上包括利用双镶嵌方法形成多层金属互连结构的方法，该双镶嵌方法包含了通路覆盖工艺从而保护下部互连线免受由于下部互连线无意中暴露于蚀刻气氛所造成的例如蚀刻损坏或氧化的影响。