公开(公告)号：CN116207071A

公开(公告)日：2023-06-02

申请号：CN202211483155.6

申请日：2022-11-24

Applicant: 三星电子株式会社

Inventor： 李东翼 ,  罗相喆 ,  朴基澈 ,  朴斗焕 ,  李敬雨 ,  金洛焕 ,  金润硕 ,  金镇南 ,  罗勋奏 ,  郑恩志 ,  丁柱荣

IPC: H01L23/522 ,  H01L23/528

Abstract: 本公开提供了包括通路结构的半导体器件。一种半导体器件包括基板。布线层在基板之上。第一通路结构直接接触布线层的下部。第二通路结构直接接触布线层的上部。第一通路结构在布线层中产生第一应力。第二通路结构在布线层中产生第二应力。第二应力是与第一应力相反的类型。第一应力和第二应力在布线层中彼此补偿。

公开(公告)号：CN115547978A

公开(公告)日：2022-12-30

申请号：CN202210305036.5

申请日：2022-03-25

Applicant: 三星电子株式会社

Inventor： 罗相喆 ,  朴基澈 ,  南瑞祐 ,  李东翼

IPC: H01L23/522 ,  H01L23/528 ,  H01L21/768

Abstract: 公开了半导体装置及其制造方法。半导体装置包括：基底；第一层间绝缘层，位于基底上；下布线图案，在第一层间绝缘层内部；蚀刻停止层，位于第一层间绝缘层上；第二层间绝缘层，位于蚀刻停止层上；过孔沟槽，在第二层间绝缘层和蚀刻停止层内部并且延伸到下布线图案；过孔，在过孔沟槽内部，并且与第二层间绝缘层接触并由单个膜形成；上布线沟槽，形成在第二层间绝缘层内部并且位于过孔上；以及上布线图案，在上布线沟槽内部并且包括上布线阻挡层和位于上布线阻挡层上的上布线填充层。过孔的上表面与上布线填充层接触。

公开(公告)号：CN115732404A

公开(公告)日：2023-03-03

申请号：CN202211050477.1

申请日：2022-08-30

Applicant: 三星电子株式会社

Inventor： 李东翼 ,  罗相喆 ,  朴基澈 ,  郑圣烨 ,  曹永宇

IPC: H01L21/768

Abstract: 提供了一种半导体器件，包括：第一绝缘结构，在衬底上，并且包括第一蚀刻停止层和在第一蚀刻停止层上的第一层间绝缘层；第二绝缘结构，在第一绝缘结构上，并且包括第二蚀刻停止层和在第二蚀刻停止层上的第二层间绝缘层；导线，穿透第二绝缘结构，并沿平行于衬底的上表面的第一方向延伸；以及多个接触部，穿透第一绝缘结构，并连接到导线。导线可以包括：突出部，在第二绝缘结构下方延伸，并穿透第一层间绝缘层以与第一蚀刻停止层接触。

公开(公告)号：CN1674251A

公开(公告)日：2005-09-28

申请号：CN200510054202.5

申请日：2005-01-12

Applicant: 三星电子株式会社

Inventor： 徐凤锡 ,  朴基澈 ,  崔承万 ,  金一龙

IPC: H01L21/768 ,  H01L21/3205 ,  H01L23/52

CPC classification number: H01L21/76844 ,  H01L21/2855

Abstract: 公开了一种通过选择性地形成扩散阻挡层来制造半导体器件的方法，和由此制造的半导体器件。在该制造方法中，在半导体衬底上形成了导电图案和覆盖导电图案的绝缘层。构图绝缘层从而形成用于暴露导电图案的至少一部分的开口。然后，利用选择性沉积技术在具有开口的半导体衬底上形成扩散阻挡层。扩散阻挡层在暴露的导电图案上形成的厚度比在暴露于开口内部的绝缘层上的扩散阻挡层的厚度更薄。然后，蚀刻扩散阻挡层，由此形成凹陷(recessed)扩散阻挡层。按照这种方式，防止了金属原子从填充开口的金属插塞或金属互连向绝缘层扩散。

公开(公告)号：CN114678346A

公开(公告)日：2022-06-28

申请号：CN202111375811.6

申请日：2021-11-19

Applicant: 三星电子株式会社

Inventor： 李义福 ,  金洛焕 ,  金完敦 ,  南瑞祐 ,  卢宣颖 ,  朴基澈 ,  辛宗灿 ,  李民主 ,  李贤培 ,  河承锡

IPC: H01L23/528 ,  H01L23/532 ,  H01L27/092

Abstract: 公开一种半导体器件，该半导体器件包括：基板；在基板上的第一层间电介质层；在第一层间电介质层中的多个第一通路；在第一层间电介质层上的第二层间电介质层；以及在第二层间电介质层中的第一电源线和第一下部线，电连接到第一通路中的相应的第一通路。第一电源线的在第一方向上的第一宽度大于第一下部线的在第一方向上的第二宽度。第一电源线包括第一金属材料。第一下部线包括第二金属材料。第一通路包括第三金属材料。第一金属材料、第二金属材料和第三金属材料彼此不同。

公开(公告)号：CN101527279A

公开(公告)日：2009-09-09

申请号：CN200810165662.9

申请日：2008-09-19

Applicant: 三星电子株式会社

Inventor： 郑武京 ,  李宣姃 ,  朴基澈

IPC: H01L21/768

CPC classification number: H01L21/76895 ,  H01L21/76816 ,  H01L21/76877 ,  H01L23/485 ,  H01L23/53252 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了一种形成半导体器件的布线层的方法，其包括形成具有第一厚度的第一层间绝缘层和在该第一层间绝缘层中形成第一接触塞，该第一厚度对应于将要形成在支撑层上的层间绝缘层的厚度的一部分。该方法还包括在第一接触塞和第一层间绝缘层上形成具有第二厚度的第二层间绝缘层，其中第二厚度对应于层间绝缘层的厚度的其余部分，以及在第二层间绝缘层中形成连接到第一接触塞的第二接触塞，从而形成包括第一接触塞和第二接触塞的局部布线层。

公开(公告)号：CN100407401C

公开(公告)日：2008-07-30

申请号：CN200510054202.5

申请日：2005-01-12

Applicant: 三星电子株式会社

Inventor： 徐凤锡 ,  朴基澈 ,  崔承万 ,  金一龙

IPC: H01L21/768 ,  H01L21/3205 ,  H01L23/52

CPC classification number: H01L21/76844 ,  H01L21/2855

Abstract: 公开了一种通过选择性地形成扩散阻挡层来制造半导体器件的方法，和由此制造的半导体器件。在该制造方法中，在半导体衬底上形成了导电图案和覆盖导电图案的绝缘层。构图绝缘层从而形成用于暴露导电图案的至少一部分的开口。然后，利用选择性沉积技术在具有开口的半导体衬底上形成扩散阻挡层。扩散阻挡层在暴露的导电图案上形成的厚度比在暴露于开口内部的绝缘层上的扩散阻挡层的厚度更薄。然后，蚀刻扩散阻挡层，由此形成凹陷(recessed)扩散阻挡层。按照这种方式，防止了金属原子从填充开口的金属插塞或金属互连向绝缘层扩散。

公开(公告)号：CN116247026A

公开(公告)日：2023-06-09

申请号：CN202211493232.6

申请日：2022-11-25

Applicant: 三星电子株式会社

Inventor： 李东翼 ,  罗相喆 ,  南瑞祐 ,  朴基澈

IPC: H01L23/50

Abstract: 提供了一种半导体器件。所述半导体器件包括第一布线结构和第二布线结构，所述第一布线结构包括第一材料，并且在其最低表面上在第一方向上具有第一宽度，所述第二布线结构包括第二材料，在所述第一方向上与所述第一布线结构间隔开，并且在其最低表面上在所述第一方向上具有小于所述第一宽度的第二宽度，其中，所述第一布线结构的最高表面在所述第一方向上具有小于所述第一宽度的第三宽度，并且所述第二布线结构的最高表面在所述第一方向上具有小于所述第二宽度的第四宽度。

公开(公告)号：CN100350604C

公开(公告)日：2007-11-21

申请号：CN200310124737.6

申请日：2003-12-26

Applicant: 三星电子株式会社

Inventor： 李敬雨 ,  李守根 ,  朴基澈 ,  宋源祥

IPC: H01L23/522 ,  H01L21/768

CPC classification number: H01L21/76832 ,  H01L21/76807 ,  H01L21/76834 ,  H01L21/76843 ,  H01L21/76873 ,  H01L21/76874 ,  H01L21/76877 ,  H01L21/76883 ,  H01L23/53228 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种具有双覆盖层的半导体器件的互连及其制造方法。半导体器件的互连是一种铜金属镶嵌互连，在用化学机械抛光(CMP)加工过的铜层上形成覆盖层，该覆盖层是氮化硅层和碳化硅层的双层结构。因此，有可能在提供优良的漏电流抑制作用的同时维持碳化硅层的高刻蚀选择性和低介电常数。该互连结构包括：层间绝缘膜，其具有位于其中的成互连的形状的开口；沿开口的内壁形成的阻挡金属层；填充在阻挡金属层上方的开口的金属层，该金属层具有与层间绝缘膜的顶部表面水平的顶部表面；以及覆盖层间绝缘膜和金属层的顶部表面的覆盖层，该覆盖层是由顺序淀积的氮化硅层和碳化硅层形成的双层结构。

公开(公告)号：CN1516276A

公开(公告)日：2004-07-28

申请号：CN200310124737.6

申请日：2003-12-26

Applicant: 三星电子株式会社

Inventor： 李敬雨 ,  李守根 ,  朴基澈 ,  宋源祥

IPC: H01L23/522 ,  H01L21/768

CPC classification number: H01L21/76832 ,  H01L21/76807 ,  H01L21/76834 ,  H01L21/76843 ,  H01L21/76873 ,  H01L21/76874 ,  H01L21/76877 ,  H01L21/76883 ,  H01L23/53228 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种具有双覆盖层的半导体器件的互连及其制造方法。半导体器件的互连是一种铜金属镶嵌互连，在用化学机械抛光(CMP)加工过的铜层上形成覆盖层，该覆盖层是氮化硅层和碳化硅层的双层结构。因此，有可能在提供优良的漏电流抑制作用的同时维持碳化硅层的高刻蚀选择性和低介电常数。该互连结构包括：层间绝缘膜，其具有位于其中的成互连的形状的开口；沿开口的内壁形成的阻挡金属层；填充在阻挡金属层上方的开口的金属层，该金属层具有与层间绝缘膜的顶部表面水平的顶部表面；以及覆盖层间绝缘膜和金属层的顶部表面的覆盖层，该覆盖层是由顺序淀积的氮化硅层和碳化硅层形成的双层结构。