公开(公告)号：CN111161776A

公开(公告)日：2020-05-15

申请号：CN201910915513.8

申请日：2019-09-26

Applicant: 三星电子株式会社

Inventor： 比拉·阿哈默德·詹久阿 ,  维韦克·文卡塔·克耶古 ,  朴俊泓 ,  李埈圭 ,  朴智薰

IPC: G11C13/00

Abstract: 公开非易失性存储器装置。一种非易失性存储器装置包括存储体和编程电流生成器。存储体包括：存储器单元阵列，包括基于编程电流存储数据的相变存储器单元；以及传输元件，通过电流镜像将编程电流传输到存储器单元阵列。编程电流生成器基于参考电流生成编程电流。

公开(公告)号：CN118645130A

公开(公告)日：2024-09-13

申请号：CN202410239506.1

申请日：2024-03-04

Applicant: 三星电子株式会社

Inventor： B·A·詹朱厄 ,  朴智贤 ,  尹治元 ,  李埈圭

IPC: G11C5/14

Abstract: 一种存储设备，其包括：存储单元阵列，其包括多个存储单元；控制逻辑，其配置成控制关于所述多个存储单元的存储操作；以及电压发生器，其配置成输出用于所述存储操作的电压。所述电压发生器包括：电荷泵，其配置成产生所述电压；以及峰值控制电路，其配置成感测从对其施加外部电压的焊盘流到所述电荷泵的电流，并基于所感测的结果将所述电流的峰值控制为阈值水平或更低。

公开(公告)号：CN118398048A

公开(公告)日：2024-07-26

申请号：CN202410078334.4

申请日：2024-01-18

Applicant: 三星电子株式会社

Inventor： 朴智贤 ,  李埈圭 ,  金儒旼 ,  尹治元 ,  李恩赞

IPC: G11C11/4074 ,  G11C11/4063 ,  G11C16/14

Abstract: 本公开提供了包括噪声消除电路的存储器装置和系统及其操作方法。在一些实施例中，存储器设备包括第一焊盘、包括多个存储器单元的存储器单元平面、页缓冲电路和噪声消除电路。页缓冲电路被配置为感测存储器单元平面，并且基于对存储器单元平面的感测，根据接地电压识别多个存储器单元中的存储器单元中存储的状态。噪声消除电路被配置为从第一焊盘接收第一接地电压，基于第一接地电压确定参考电压，基于参考电压生成抵消了噪声电压的第二接地电压，并将第二接地电压输出到页缓冲电路。

公开(公告)号：CN118366492A

公开(公告)日：2024-07-19

申请号：CN202311390197.X

申请日：2023-10-24

Applicant: 三星电子株式会社

Inventor： 朴智贤 ,  李埈圭 ,  金儒旼 ,  尹治元 ,  李恩赞

IPC: G11C5/14 ,  G11C7/04 ,  G11C7/12 ,  G11C7/10 ,  G11C8/08

Abstract: 提供了一种存储器件及其操作方法、存储系统。所述存储器件包括：存储单元阵列，该存储单元阵列包括连接到多条字线和多条位线的多个存储单元；电压发生器，该电压发生器被配置为输出根据存储器件的温度变化而变化的第一电压、不管所述温度如何都不变的第二电压、以及施加到多条字线和多条位线当中的至少一条线的第一参考电压；以及温度补偿电路，该温度补偿电路包括至少一个电阻器且被配置为基于第一电压和第二电压经由至少一个放大器生成补偿偏移电压，并基于第一参考电压和补偿偏移电压输出第二参考电压。

公开(公告)号：CN114464621A

公开(公告)日：2022-05-10

申请号：CN202111305601.X

申请日：2021-11-05

Applicant: 三星电子株式会社

Inventor： 李埈圭 ,  安志荣 ,  金铉用 ,  具滋玟 ,  安容奭 ,  严敏燮 ,  李相昊 ,  崔允荣

IPC: H01L27/108 ,  H01L21/8242

Abstract: 一种半导体器件，包括在衬底上的有源图案、掩埋在有源图案的上部处的栅极结构、在有源图案上的位线结构、覆盖位线结构的下侧壁的下间隔物结构、在有源图案上且与位线结构相邻的接触插塞结构、以及在接触插塞结构上的电容器。下间隔物结构包括从位线结构的下侧壁在基本平行于衬底的上表面的水平方向上顺序堆叠的第一和第二下间隔物，第一下间隔物包括氧化物，并接触位线结构的下侧壁，但不接触接触插塞结构，并且第二下间隔物包括与第一下间隔物的任何材料不同的材料。

公开(公告)号：CN110942794A

公开(公告)日：2020-03-31

申请号：CN201910462744.8

申请日：2019-05-30

Applicant: 三星电子株式会社

Inventor： 李埈圭 ,  李墉焌 ,  B.A.詹朱厄 ,  林菜昱 ,  平野诚

IPC: G11C13/00 ,  G11C8/08

Abstract: 一种集成电路存储器设备，包括电阻存储器单元的阵列；以及编程电路，通过多个字线和多个位线电耦合到阵列中的电阻存储器单元的相应行和列。编程电路包括控制电路和字线驱动器，控制电路和字线驱动器被共同配置为在用写入数据编程阵列的操作期间生成字线编程电压，字线编程电压具有作为阵列中的电阻存储器单元的行和/或列地址的函数而变化的量值。根据该函数，同具有与之相关联的第一寄生电阻的第一电阻存储器单元相关联的字线编程电压的量值小于同具有与之相关联的第二寄生电阻的第二电阻存储器单元相关联的字线编程电压的量值，第二寄生电阻大于第一寄生电阻。

公开(公告)号：CN101087226A

公开(公告)日：2007-12-12

申请号：CN200710004319.1

申请日：2007-01-22

Applicant: 三星电子株式会社

Inventor： 吕永培 ,  李埈圭 ,  姜俊赫 ,  李浚求 ,  徐荣光 ,  朴贤澈 ,  张南锡

IPC: H04L12/28 ,  H04L12/58

CPC classification number: H04W8/005 ,  H04W8/26 ,  H04W40/32 ,  H04W48/08 ,  H04W48/16 ,  H04W88/04

Abstract: 公开了一种在具有多个至少包括一个装置的子网的骨干网中建立能够在子网之间实现中继传输的网络拓扑的方法。所述方法包括：控制各个子网中的通信的子主装置中的每一个将ID请求消息发送到其它子主装置；将响应消息从其它子主装置发送到已经发送ID请求消息的子主装置；子主装置中的每一个将ID分配给已经发送响应消息的子主装置中没有ID的子主装置；以及当将ID分配给骨干网中的所有子主装置时，根据是否已经发送响应消息并根据ID分配的顺序，形成网络拓扑。所述网络拓扑能够实现各个子网之间的可靠通信。