-
公开(公告)号：CN116916650A
公开(公告)日：2023-10-20
申请号：CN202310032343.5
申请日：2023-01-10
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 公开了半导体存储器装置及其制造方法。所述半导体存储器装置包括：外围电路结构，包括在半导体基底上的外围电路和在外围电路上的第一介电层；单元阵列结构，在半导体基底上；以及屏蔽层，在外围电路结构和单元阵列结构之间。单元阵列结构包括：位线；第一有源图案和第二有源图案，在位线上；第一字线，在第一有源图案上沿第二方向延伸；第二字线，在第二有源图案上沿第二方向延伸；数据存储图案，在第一有源图案和第二有源图案上；以及第二介电层，在半导体基底上。第一介电层的氢浓度大于第二介电层的氢浓度。
-
公开(公告)号：CN116825851A
公开(公告)日：2023-09-29
申请号：CN202310013153.9
申请日：2023-01-05
Applicant: 三星电子株式会社
IPC: H01L29/786 , H10B12/00
Abstract: 提供了半导体装置和包括该半导体装置的半导体存储器单元，所述半导体装置包括：基底；栅电极，在基底上；沟道层。在基底与栅电极之间；源电极，与沟道层的第一侧壁接触；以及漏电极，与沟道层的第二侧壁接触。第二侧壁与第一侧壁相对。沟道层包括与源电极和漏电极中的一者接触的第一沟道图案，以及在第一沟道图案与栅电极之间的第二沟道图案。第一沟道图案和第二沟道图案包括彼此不同的氧化物半导体材料。源电极的一部分和漏电极的一部分与栅电极的一部分叠置。
-
公开(公告)号：CN116744672A
公开(公告)日：2023-09-12
申请号：CN202211569365.7
申请日：2022-12-07
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体存储器件，包括：衬底；导线，在衬底上方沿第一水平方向延伸；在导线上方的隔离绝缘层，包括在与第一水平方向相交的第二水平方向上延伸并从隔离绝缘层的上表面延伸到下表面的沟道槽；沟道结构，设置在导线上方；栅电极，在沟道槽中沿第二水平方向延伸；电容器结构，在隔离绝缘层上方，以及接触结构，介于沟道结构与电容器结构之间，其中，沟道结构包括：非晶氧化物半导体层，设置在导线上方并在沟道槽中；以及上晶体氧化物半导体层，介于非晶氧化物半导体层与接触结构之间。
-
公开(公告)号：CN108695327B
公开(公告)日：2023-09-12
申请号：CN201810326639.7
申请日：2018-04-12
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 提供了一种半导体器件及制造其的方法。具有衬底的半导体器件可以包括下半导体层、在下半导体层上的上半导体层、以及在下半导体层与上半导体层之间的掩埋绝缘层。第一沟槽可以在上半导体层中，具有在掩埋绝缘层之上的最下表面，凹入第一沟槽中的第一导电图案。第二沟槽可以在下半导体层、掩埋绝缘层和上半导体层中。第二导电图案可以在第二沟槽中，并且第一源极/漏极区可以在第一导电图案与第二导电图案之间的上半导体层中。
-
公开(公告)号：CN115206370A
公开(公告)日：2022-10-18
申请号：CN202210354837.0
申请日：2022-04-06
Applicant: 三星电子株式会社
IPC: G11C11/4063 , G11C8/14 , G11C8/12 , G11C8/08
Abstract: 公开了一种存储器设备，包括：基于来自外部设备的行地址来生成字线(WL)控制信号的行解码器；包括连接到字线的存储器单元的第一子阵列；基于与奇数编号的字线相对应的奇数编号的WL控制信号来向字线中奇数编号的字线提供选择电压或非选择电压的第一子字线驱动器(SWD)；以及基于与偶数编号的字线相对应的偶数编号的WL控制信号来向字线中偶数编号的字线提供选择电压或非选择电压的第二SWD。第一SWD响应于偶数编号的WL控制信号来向偶数编号的字线的非选择字线施加非选择电压，并且第二SWD响应于奇数编号的WL控制信号来向奇数编号的字线的非选择字线施加非选择电压。
-
Patent Agency Ranking
公开(公告)号：CN114497092A
公开(公告)日：2022-05-13
申请号：CN202111172844.0
申请日：2021-10-08
Applicant: 三星电子株式会社
IPC: H01L27/146
Abstract: 提供了图像传感器和包括其的电子系统。所述图像传感器包括衬底，所述衬底具有像素区域，在所述像素区域中限定了多个有源区域。第一晶体管包括具有掩埋栅极部分的第一栅电极。所述掩埋栅极部分在选自所述多个有源区域的第一有源区域中被掩埋在所述衬底中。第二晶体管包括在垂直方向上与所述第一有源区域上的所述掩埋栅极部分交叠的第二栅电极。
-
公开(公告)号：CN1897305B
公开(公告)日：2010-05-12
申请号：CN200610105583.X
申请日：2006-07-17
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L27/108 , H01L21/336 , H01L21/8242
CPC classification number: H01L29/792 , H01L27/10823 , H01L27/10876 , H01L27/115 , H01L27/11568 , H01L28/91 , H01L29/66833 , H01L29/7926
Abstract: 垂直沟道半导体衬底包括具有柱子的半导体衬底，该柱子具有上表面。绝缘栅电极围绕柱子的外围。绝缘栅电极在比柱子的上表面低的垂直水平面上具有上表面，以垂直地将绝缘栅电极与柱子的上表面分隔开。第一源区/漏区在与柱子相邻的衬底中。第二源区/漏区设置在柱子的上部区域中，包括柱子的上表面。接触焊盘接触柱子的整个上表面，以电连接到第二源区/漏区。
-
公开(公告)号：CN119317104A
公开(公告)日：2025-01-14
申请号：CN202410642689.1
申请日：2024-05-23
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 提供了具有改进的集成度和电特性的半导体存储装置，包括：位线，在衬底上在第一方向上延伸；沟道结构，在位线上并且包括在第二方向上延伸的第一垂直部分和在第一方向上与第一垂直部分间隔开并在第二方向上延伸的第二垂直部分；背栅电极，在沟道结构的至少一侧上在位线上并在第二方向上延伸；背栅极绝缘膜，在背栅电极和沟道结构之间；背栅极覆盖膜，在背栅电极和背栅极绝缘膜上；第一字线，在第一垂直部分和第二垂直部分之间并在第二方向上延伸；第二字线，在第一垂直部分和第二垂直部分之间、在第二方向上延伸并在第一方向上与第一字线间隔开；以及第一电容器和第二电容器，在第一垂直部分和第二垂直部分上连接到第一垂直部分和第二垂直部分。
-
公开(公告)号：CN118053911A
公开(公告)日：2024-05-17
申请号：CN202311494058.1
申请日：2023-11-10
Applicant: 三星电子株式会社 , 汉阳大学校产学协力团
IPC: H01L29/786 , H01L29/423 , H01L29/08
Abstract: 一种半导体装置，包括：第一绝缘层，其设置在衬底上；下栅极图案，其设置在第一绝缘层上；第二绝缘层，其覆盖下栅极图案的至少一部分；第一下栅极绝缘层，其设置在下栅极图案和第二绝缘层上；源极图案和漏极图案，其设置在第一下栅极绝缘层上，其中，源极图案和漏极图案彼此间隔开以包括面对下栅极图案的沟槽；氧化物半导体层，其沿源极图案和漏极图案的表面以及沟槽的底表面形成；上栅极绝缘层，其设置在氧化物半导体层上；以及上栅极图案，其设置在上栅极绝缘层上并填充沟槽。
-
公开(公告)号：CN116896865A
公开(公告)日：2023-10-17
申请号：CN202211663754.6
申请日：2022-12-23
Applicant: 三星电子株式会社
Abstract: 提供半导体装置。所述半导体装置包括：第一导线，在第一水平方向上延伸；多个半导体图案，在第一导线上并且在第一水平方向上彼此间隔开，其中，所述多个半导体图案中的每个包括在第一水平方向上彼此相对的第一垂直部和第二垂直部；第二导线，在所述多个半导体图案中的每个的第一垂直部与第二垂直部之间在第二水平方向上延伸，第二水平方向与第一水平方向相交；栅极介电图案，在第一垂直部与第二垂直部之间以及第二垂直部与第二导线之间；以及阻挡图案，在相邻的半导体图案之间。
-
-
-
-
-
-
-
-
-
Search Results
39
records
(took 0.029 seconds)
