-
公开(公告)号：CN118693093A
公开(公告)日：2024-09-24
申请号：CN202410329494.1
申请日：2024-03-21
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L21/8238
Abstract: 一种集成电路器件包括：鳍型有源区，从基板突出并且在第一水平方向上延伸；多个纳米片，设置在鳍型有源区上并且在垂直方向上彼此分开；栅极线，在第二水平方向上延伸并围绕鳍型有源区上的所述多个纳米片，并且包括在所述多个纳米片之间的各个次栅极部分和在所述多个纳米片的最上面的层上方的主栅极部分；源极/漏极区，设置在鳍型有源区上，与栅极线相邻，并且连接到所述多个纳米片；以及多个内间隔物，插置在栅极线和源极/漏极区之间。面对次栅极部分的第一内间隔物的形状不同于面对主栅极部分的第二内间隔物的形状。
-
公开(公告)号：CN117650143A
公开(公告)日：2024-03-05
申请号：CN202310532925.X
申请日：2023-05-11
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L21/8238
Abstract: 一种半导体器件包括：衬底，包括有源图案；有源图案上的沟道图案，该沟道图案包括彼此间隔开的多个半导体图案；源/漏图案，连接到多个半导体图案；栅电极，包括：在多个半导体图案中的第一半导体图案和多个半导体图案中的第二半导体图案之间的内电极，第一半导体图案和第二半导体图案彼此相邻；以及多个半导体图案中的最上面的半导体图案上的外电极。
-
公开(公告)号：CN117295338A
公开(公告)日：2023-12-26
申请号：CN202310742720.4
申请日：2023-06-21
Applicant: 三星电子株式会社
Abstract: 提供了一种半导体装置和一种数据存储系统。该半导体装置包括：衬底；在衬底上的电路器件；下互连线，其电连接到电路器件；外围区域绝缘层，其覆盖下互连线；源极结构，其在外围区域绝缘层上；栅电极，其在源极结构上在第一方向上堆叠并彼此间隔开；沟道结构，其穿透栅电极，各自包括沟道层；接触插塞，其穿透栅电极和源极结构，在第一方向上延伸，并且连接到下互连线的一部分；以及间隔物层，其在接触插塞和源极结构之间，并且包括与外围区域绝缘层的材料不同的材料，其中，间隔物层中的每一个在上表面上具有第一宽度，并且在下表面上具有大于第一宽度的第二宽度。
-
-
公开(公告)号：CN115881818A
公开(公告)日：2023-03-31
申请号：CN202211196057.4
申请日：2022-09-26
Applicant: 三星电子株式会社
IPC: H01L29/78
Abstract: 一种半导体器件，其包括：衬底，包括第一区域和第二区域；在第一区域上的第一有源图案和在第二区域上的第二有源图案；在第一有源图案上的第一栅电极和在第二有源图案上的第二栅电极；以及穿透第一栅电极的第一切割图案和穿透第二栅电极的第二切割图案，其中第一栅电极在一个方向上测量的宽度小于第二栅电极的宽度，第一切割图案的最大宽度大于第一栅电极的所述宽度，第二切割图案的最小宽度小于第二栅电极的所述宽度。
-
Patent Agency Ranking
公开(公告)号：CN119521734A
公开(公告)日：2025-02-25
申请号：CN202410449365.6
申请日：2024-04-15
Applicant: 三星电子株式会社
Abstract: 一种半导体装置包括：衬底，其包括有源图案；沟道图案，其位于有源图案上，沟道图案包括彼此间隔开的多个半导体图案；源极/漏极图案，其电连接到多个半导体图案；内部栅电极，其位于多个半导体图案中的相邻的第一半导体图案与第二半导体图案之间；内部栅极绝缘层，其位于内部栅电极与第一半导体图案和第二半导体图案之间；内部高k电介质层，其位于内部栅电极与内部栅极绝缘层之间；以及内部间隔件，其位于内部栅极绝缘层与源极/漏极图案之间。由于内部栅极绝缘层包括内部栅极间隔件，因此内部栅电极可以稳定地填充内部栅极空间。结果，可以改善半导体装置的电特性。
-
公开(公告)号：CN113013162B
公开(公告)日：2024-12-24
申请号：CN202011451826.1
申请日：2020-12-10
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L21/8234
Abstract: 一种半导体器件包括：有源图案，在基板上在第一方向上延伸，被分隔区域划分为多个区域，并具有朝向分隔区域暴露的第一边缘部分；第一沟道层、第二沟道层和第三沟道层，垂直地分隔开并顺序地设置在有源图案上；第一栅电极，在第二方向上延伸，与有源图案相交，并围绕第一沟道层、第二沟道层和第三沟道层；源极/漏极区，设置在有源图案上，在第一栅电极的至少一侧，并接触第一沟道层、第二沟道层和第三沟道层；半导体结构，包括交替地堆叠在有源图案上的第一半导体层和第二半导体层，并具有朝向分隔区域暴露的第二边缘部分；以及阻挡层，覆盖半导体结构的上表面、侧表面和第二边缘部分中的至少一个。
-
公开(公告)号：CN118693085A
公开(公告)日：2024-09-24
申请号：CN202410297456.2
申请日：2024-03-15
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L21/8234 , B82Y10/00 , B82Y30/00 , B82Y40/00
Abstract: 半导体装置包括：有源区域，在第一水平方向上延伸；纳米片堆叠件，与有源区域分开；多个栅极结构，在第二水平方向上延伸并且包括多个栅电极；多个源极/漏极区域，布置在所述多个栅极结构的侧壁上；以及器件隔离层，在垂直方向上延伸，其中，所述多个栅极结构包括第一栅极结构和第二栅极结构，在第一栅极结构中，源极/漏极区域布置在一个侧壁上并且器件隔离层布置在另一侧壁上，在第二栅极结构中，源极/漏极区域布置在两个侧壁上，其中，第一栅极结构的所述多个栅电极包括多个子栅电极和位于最上端的主栅电极，并且内部间隔件在器件隔离层与所述多个子栅电极之间。
-
公开(公告)号：CN118693082A
公开(公告)日：2024-09-24
申请号：CN202410177201.2
申请日：2024-02-08
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L21/8234
Abstract: 提供一种半导体器件，该半导体器件包括：衬底；鳍型有源区，在衬底上突出；沟道区，在鳍型有源区上并且包括沿第一水平方向延伸的多个有源图案以及半导体材料层；栅极线，沿垂直于第一水平方向的第二水平方向延伸，并且在鳍型有源区上覆盖沟道区；以及一对源/漏区，在鳍型有源区上且在栅极线的两侧，其中，半导体材料层的功函数不同于多个有源图案的功函数，半导体材料层围绕栅极线的在多个有源图案之间的部分，并且栅极线与一对源/漏区分离，半导体材料层在栅极线与一对源/漏区之间。
-
公开(公告)号：CN118073356A
公开(公告)日：2024-05-24
申请号：CN202310956500.1
申请日：2023-08-01
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L21/8238 , H01L29/423 , H01L29/08
Abstract: 公开了一种半导体器件，包括：衬底，包括有源图案；沟道图案，在有源图案上，并且包括彼此间隔开且彼此竖直地堆叠的半导体图案；源/漏图案，连接到具有p型的半导体图案；栅电极，在半导体图案上，并且包括在相邻半导体图案之间的内部电极和在最上半导体图案上的外部电极；以及栅极介电层，在栅电极和半导体图案之间，并且包括与内部电极相邻的内部栅极介电层、以及从外部电极的底表面延伸到外部电极的侧表面的外部栅极介电层。外部电极和外部栅极介电层具有倒T形形状。
-
-
-
-
-
-
-
-
-
Search Results
33
records
(took 0.024 seconds)
