-
公开(公告)号：CN110350027B
公开(公告)日：2024-05-07
申请号：CN201910003735.2
申请日：2019-01-03
Applicant: 三星电子株式会社
IPC: H01L29/10 , H01L29/423 , H01L29/78 , H01L27/088
Abstract: 提供了一种半导体装置。所述半导体装置包括：第一鳍型图案和第二鳍型图案，从基底突出并且彼此间隔开以在第一方向上延伸；虚设鳍型图案，从基底突出，并位于第一鳍型图案与第二鳍型图案之间；第一栅极结构，在与第一方向交叉的第二方向上延伸，位于第一鳍型图案上；第二栅极结构，在第二方向上延伸，位于第二鳍型图案上；以及盖图案，在第二方向上延伸，位于第一栅极结构和第二栅极结构上，其中，盖图案包括与虚设鳍型图案的上表面接触的分离部分，并且虚设鳍型图案和分离部分使第一栅极结构与第二栅极结构分离。
-
公开(公告)号：CN108511526B
公开(公告)日：2024-01-02
申请号：CN201810156564.2
申请日：2018-02-24
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/336 , H01L29/423
Abstract: 一种半导体器件包括衬底上的有源柱。第一源极/漏极区设置在有源柱的顶端处并具有比有源柱更大的宽度。第一绝缘层设置在有源柱的侧壁上，第二绝缘层至少设置在第一源极/漏极区的底表面上。栅电极设置在第一绝缘层和第二绝缘层上。第二源极/漏极区在有源柱的底端处设置在衬底中。还描述了制造方法。
-
公开(公告)号：CN109494220B
公开(公告)日：2023-12-22
申请号：CN201810639708.X
申请日：2018-06-20
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L29/78 , H01L29/775 , H01L21/8234 , B82Y10/00
Abstract: 本公开提供一种半导体器件及其制造方法，所述半导体器件包括：衬底；垂直沟道结构，包括在第一方向上延伸的一对有源鳍及夹置在所述一对有源鳍之间的绝缘部分，所述第一方向垂直于所述衬底的上表面；上源极/漏极，设置在所述垂直沟道结构上；下源极/漏极，设置在所述垂直沟道结构下方及所述衬底上；栅极电极，设置在所述上源极/漏极与所述下源极/漏极之间且环绕所述垂直沟道结构；以及栅极介电层，设置在所述栅极电极与所述垂直沟道结构之间。所述栅极电极与所述上源极/漏极之间在所述第一方向上的间隔可小于所述栅极电极与所述下源极/漏极之间在所述第一方向上的间隔。本公开的半导体器件具有适于按比例缩放的结构。
-
公开(公告)号：CN110265394A
公开(公告)日：2019-09-20
申请号：CN201811058096.1
申请日：2018-09-11
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L29/10 , H01L29/423 , H01L21/8234
Abstract: 本发明提供了一种集成电路装置及其形成方法。所述集成电路(IC)装置包括：在衬底上沿着第一方向彼此相邻的第一区域和第二区域；在所述第一区域和所述第二区域中的每一个中沿着与所述第一方向垂直的第二方向延伸的鳍图案；沿着所述第一方向延伸并且与所述鳍图案相交的栅电极；以及位于所述第一区域与所述第二区域之间的隔离区域，所述隔离区域的底部相对于所述衬底的底部具有不均一的高度。
-
公开(公告)号：CN110534561B
公开(公告)日：2024-07-19
申请号：CN201910141074.X
申请日：2019-02-26
Applicant: 三星电子株式会社
Abstract: 提供了一种半导体器件。所述半导体器件包括：在衬底上沿第一方向延伸的鳍型图案；在鳍型图案上沿与第一方向相交的第二方向延伸的第一栅电极；位于第一栅电极的侧壁上并且位于鳍型图案中的源极/漏极区域；在衬底上沿第一方向延伸的分隔结构，分隔结构包括第一沟槽并与鳍型图案间隔开，并且分割第一栅电极；位于分隔结构的侧壁上并且覆盖源极/漏极区域的层间绝缘层，层间绝缘层包括第二沟槽，第二沟槽的下表面低于第一沟槽的下表面；以及连接到源极/漏极区域并且填充第一沟槽和第二沟槽的接触。
-
Patent Agency Ranking
公开(公告)号：CN110265394B
公开(公告)日：2024-05-03
申请号：CN201811058096.1
申请日：2018-09-11
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L29/10 , H01L29/423 , H01L21/8234
Abstract: 本发明提供了一种集成电路装置及其形成方法。所述集成电路(IC)装置包括：在衬底上沿着第一方向彼此相邻的第一区域和第二区域；在所述第一区域和所述第二区域中的每一个中沿着与所述第一方向垂直的第二方向延伸的鳍图案；沿着所述第一方向延伸并且与所述鳍图案相交的栅电极；以及位于所述第一区域与所述第二区域之间的隔离区域，所述隔离区域的底部相对于所述衬底的底部具有不均一的高度。
-
公开(公告)号：CN108511526A
公开(公告)日：2018-09-07
申请号：CN201810156564.2
申请日：2018-02-24
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/336 , H01L29/423
Abstract: 一种半导体器件包括衬底上的有源柱。第一源极/漏极区设置在有源柱的顶端处并具有比有源柱更大的宽度。第一绝缘层设置在有源柱的侧壁上，第二绝缘层至少设置在第一源极/漏极区的底表面上。栅电极设置在第一绝缘层和第二绝缘层上。第二源极/漏极区在有源柱的底端处设置在衬底中。还描述了制造方法。
-
-
公开(公告)号：CN108074921B
公开(公告)日：2023-03-28
申请号：CN201710637227.0
申请日：2017-07-28
Applicant: 三星电子株式会社
IPC: H01L27/02 , H01L29/78 , H01L27/088 , H01L21/8234
Abstract: 一种半导体器件包括：衬底上的掺杂有第一杂质的第一半导体图案；所述第一半导体图案上的第一沟道图案；分别接触所述第一沟道图案的上部边缘表面的掺杂有第二杂质的第二半导体图案；以及至少包括所述第一沟道图案的侧壁的一部分的第一栅极结构。
-
公开(公告)号：CN110534561A
公开(公告)日：2019-12-03
申请号：CN201910141074.X
申请日：2019-02-26
Applicant: 三星电子株式会社
Abstract: 提供了一种半导体器件。所述半导体器件包括：在衬底上沿第一方向延伸的鳍型图案；在鳍型图案上沿与第一方向相交的第二方向延伸的第一栅电极；位于第一栅电极的侧壁上并且位于鳍型图案中的源极/漏极区域；在衬底上沿第一方向延伸的分隔结构，分隔结构包括第一沟槽并与鳍型图案间隔开，并且分割第一栅电极；位于分隔结构的侧壁上并且覆盖源极/漏极区域的层间绝缘层，层间绝缘层包括第二沟槽，第二沟槽的下表面低于第一沟槽的下表面；以及连接到源极/漏极区域并且填充第一沟槽和第二沟槽的接触。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.026 seconds)
