公开(公告)号：CN119300461A

公开(公告)日：2025-01-10

申请号：CN202410835867.2

申请日：2024-06-26

Applicant: 三星电子株式会社

Inventor： 朴范琎 ,  姜明吉 ,  金洞院 ,  金永权 ,  金钟守 ,  庾烋旻 ,  郑秀真

IPC: H10D84/85 ,  H10D64/27 ,  H10D84/03

Abstract: 本公开涉及半导体器件及其制造方法。一种示例半导体器件包括：基板，包括有源图案；沟道图案，包括半导体图案；源极/漏极图案，连接到半导体图案；内栅电极，在两个相邻的半导体图案之间；内栅极电介质层；以及内高k电介质层，在内栅电极和内栅极电介质层之间。内栅极电介质层包括上电介质层、下电介质层和内间隔物。内间隔物的第一厚度大于上电介质层或下电介质层的第二厚度。第一厚度大于内高k电介质层的第三厚度。

公开(公告)号：CN118073356A

公开(公告)日：2024-05-24

申请号：CN202310956500.1

申请日：2023-08-01

Applicant: 三星电子株式会社

Inventor： 庾烋旻 ,  朴范琎 ,  姜明吉 ,  金洞院 ,  金永权

IPC: H01L27/092 ,  H01L21/8238 ,  H01L29/423 ,  H01L29/08

Abstract: 公开了一种半导体器件，包括：衬底，包括有源图案；沟道图案，在有源图案上，并且包括彼此间隔开且彼此竖直地堆叠的半导体图案；源/漏图案，连接到具有p型的半导体图案；栅电极，在半导体图案上，并且包括在相邻半导体图案之间的内部电极和在最上半导体图案上的外部电极；以及栅极介电层，在栅电极和半导体图案之间，并且包括与内部电极相邻的内部栅极介电层、以及从外部电极的底表面延伸到外部电极的侧表面的外部栅极介电层。外部电极和外部栅极介电层具有倒T形形状。

公开(公告)号：CN118693084A

公开(公告)日：2024-09-24

申请号：CN202410242089.6

申请日：2024-03-04

Applicant: 三星电子株式会社

Inventor： 金钟守 ,  姜明吉 ,  金洞院 ,  朴范璡 ,  宋寅铉 ,  庾烋旻 ,  全宥振

IPC: H01L27/088 ,  H01L27/02

Abstract: 一种集成电路装置包括：第一纳米片堆叠件，包括布置在沿第一水平方向延伸的鳍型有源区域上的多个纳米片；栅极线，在鳍型有源区域上沿第二水平方向延伸；垂直结构，接触所述多个纳米片中的每个；以及第一栅极介电层，设置在栅极线与所述多个纳米片之间以及栅极线与垂直结构之间，其中，第一栅极线包括设置在所述多个纳米片中的每个下方的第一子栅极部分，第一栅极介电层包括：设置在栅极线与所述多个纳米片之间的第一部分、以及设置在第一子栅极部分与垂直结构之间的第二部分，并且第二部分在第二水平方向上的厚度大于第一部分在垂直方向上的厚度。

公开(公告)号：CN118335747A

公开(公告)日：2024-07-12

申请号：CN202311204658.X

申请日：2023-09-18

Applicant: 三星电子株式会社

Inventor： 郑秀真 ,  姜明吉 ,  朴范琎 ,  金洞院 ,  金永权 ,  庾烋旻

IPC: H01L27/092 ,  H01L21/762 ,  H01L21/82

Abstract: 半导体器件包括：衬底，包括第一有源区和第二有源区；第一有源图案，在第一有源区上；第二有源图案，在第二有源区上；器件隔离层，填充第一有源图案与第二有源图案之间的沟槽，器件隔离层具有凹形顶表面；第一栅电极，在第一有源区中；第二栅电极，在第二有源区中；栅切割图案，设置在第一栅电极与第二栅电极之间并将第一栅电极与第二栅电极分离；以及绝缘图案，在栅切割图案与器件隔离层的凹形顶表面之间。

公开(公告)号：CN119069512A

公开(公告)日：2024-12-03

申请号：CN202410654551.3

申请日：2024-05-24

Applicant: 三星电子株式会社

Inventor： 庾烋旻 ,  姜明吉 ,  金洞院 ,  金钟守 ,  卢昶佑 ,  朴范琎 ,  郑秀真 ,  崔佑硕

IPC: H01L29/06 ,  H01L29/10 ,  H01L29/417 ,  H01L29/423 ,  H01L27/088 ,  H01L27/092 ,  H01L27/12

Abstract: 提供了一种半导体器件，该半导体器件包括：设置在基板上的有源图案；在有源图案上的源极/漏极图案；沟道图案，配置为电连接源极/漏极图案并包括在垂直于基板的上表面的第一方向上彼此间隔开的堆叠的半导体图案；栅极图案，配置为在沟道图案上在平行于基板的上表面的第二方向上在源极/漏极图案之间并具有主栅极部分和子栅极部分；以及在子栅极部分和源极/漏极图案之间的内栅极间隔物。相邻源极/漏极图案之间沿着子栅极部分中的给定一个的在第二方向上的第一距离大于所述相邻源极/漏极图案之间穿过半导体图案的在第二方向上的第二距离。

公开(公告)号：CN117747663A

公开(公告)日：2024-03-22

申请号：CN202310998041.3

申请日：2023-08-09

Applicant: 三星电子株式会社

Inventor： 朴范琎 ,  姜明吉 ,  金洞院 ,  金永权 ,  庾烋旻 ,  郑秀真

IPC: H01L29/78 ,  H01L29/423 ,  H01L27/088

Abstract: 一种半导体装置可以包括：有源区域，其在第一方向上延伸；多个沟道层，其位于有源区域上以彼此间隔开；栅极结构，其分别围绕多个沟道层；以及源极/漏极区域，其在栅极结构的至少一侧上位于有源区域上，并且接触多个沟道层，其中，栅极结构可以包括位于多个沟道层之中的最上的沟道层上的上部和在与多个沟道层竖直地重叠的区域中位于多个沟道层中的每一个之间的下部，其中，多个沟道层中的每一个在第一方向上的宽度可以小于栅极结构的下部之中的与相应的沟道层相邻的栅极结构的下部在第一方向上的宽度。

公开(公告)号：CN118825025A

公开(公告)日：2024-10-22

申请号：CN202410072022.2

申请日：2024-01-18

Applicant: 三星电子株式会社

Inventor： 庾烋旻 ,  姜明吉 ,  金洞院 ,  金钟守 ,  朴范琎 ,  孙炳禧

IPC: H01L27/092 ,  H01L29/08 ,  H01L29/06 ,  H01L21/8238

Abstract: 一种半导体器件包括：衬底，所述衬底包括有源图案；沟道图案，所述沟道图案位于所述有源图案上，所述沟道图案包括被堆叠为彼此间隔开的多个半导体图案；源极/漏极图案，所述源极/漏极图案连接到所述多个半导体图案；栅电极，所述栅电极位于所述多个半导体图案上；和阻挡层，所述阻挡层位于所述源极/漏极图案和所述有源图案之间，其中，所述源极/漏极图案包括朝向所述半导体图案突出的突出侧表面，所述阻挡层包括硅锗(SiGe)，并且所述阻挡层的锗浓度高于所述源极/漏极图案的锗浓度。

公开(公告)号：CN118693093A

公开(公告)日：2024-09-24

申请号：CN202410329494.1

申请日：2024-03-21

Applicant: 三星电子株式会社

Inventor： 崔佑硕 ,  朴范琎 ,  姜明吉 ,  金洞院 ,  庾烋旻 ,  郑秀真

IPC: H01L27/092 ,  H01L21/8238

Abstract: 一种集成电路器件包括：鳍型有源区，从基板突出并且在第一水平方向上延伸；多个纳米片，设置在鳍型有源区上并且在垂直方向上彼此分开；栅极线，在第二水平方向上延伸并围绕鳍型有源区上的所述多个纳米片，并且包括在所述多个纳米片之间的各个次栅极部分和在所述多个纳米片的最上面的层上方的主栅极部分；源极/漏极区，设置在鳍型有源区上，与栅极线相邻，并且连接到所述多个纳米片；以及多个内间隔物，插置在栅极线和源极/漏极区之间。面对次栅极部分的第一内间隔物的形状不同于面对主栅极部分的第二内间隔物的形状。

公开(公告)号：CN117650143A

公开(公告)日：2024-03-05

申请号：CN202310532925.X

申请日：2023-05-11

Applicant: 三星电子株式会社

Inventor： 白尚沅 ,  朴范琎 ,  姜明吉 ,  金洞院 ,  庾烋旻 ,  赵南奎

IPC: H01L27/092 ,  H01L21/8238

Abstract: 一种半导体器件包括：衬底，包括有源图案；有源图案上的沟道图案，该沟道图案包括彼此间隔开的多个半导体图案；源/漏图案，连接到多个半导体图案；栅电极，包括：在多个半导体图案中的第一半导体图案和多个半导体图案中的第二半导体图案之间的内电极，第一半导体图案和第二半导体图案彼此相邻；以及多个半导体图案中的最上面的半导体图案上的外电极。