包括纳米片场效应晶体管单元架构的半导体装置及芯片

    公开(公告)号:CN111180443A

    公开(公告)日:2020-05-19

    申请号:CN201911089906.4

    申请日:2019-11-08

    Abstract: 提供一种半导体装置及一种半导体芯片。半导体装置包括被沟道间距间隔开的第一环绕式栅极场效应晶体管与第二环绕式栅极场效应晶体管及栅极触点。环绕式栅极场效应晶体管中的每一者包括:水平纳米片导电沟道结构;栅极材料,完全包围水平纳米片导电沟道结构;源极区及漏极区,位于水平纳米片导电沟道结构的相对的端处;源极触点及漏极触点,位于源极区及漏极区上。第一环绕式栅极场效应晶体管或第二环绕式栅极场效应晶体管的水平纳米片导电沟道结构的宽度小于最大允许宽度。栅极触点与第一环绕式栅极场效应晶体管及第二环绕式栅极场效应晶体管的源极区及漏极区中的每一者间隔开介于从最小设计规则间距到最大距离的范围内的距离。

    用于执行数字同或运算的方法及硬件单元及神经网络

    公开(公告)号:CN109712656B

    公开(公告)日:2024-09-27

    申请号:CN201811243986.X

    申请日:2018-10-24

    Abstract: 本发明阐述一种执行数字同或运算的硬件单元及方法及神经网络。所述硬件单元包括输入线、多对磁性结、输出晶体管以及与所述输出晶体管耦合的至少一个选择晶体管。所述输入线接收所述输入信号及所述输入信号的补数。所述磁性结存储所述权重。每一个磁性结包括参考层、自由层及位于所述参考层与所述自由层之间的非磁性分隔层。所述自由层具有稳定磁性状态且能够利用自旋转移力矩和/或自旋轨道相互作用力矩进行编程。一对磁性结中的第一磁性结接收所述输入信号。所述一对磁性结中的第二磁性结接收输入信号补数。所述输出晶体管与磁性结耦合,以使每一对磁性结形成分压器。所述输出晶体管形成感测放大器。

    半导体器件及为半导体衬底提供垂直光学通孔的方法

    公开(公告)号:CN109799577B

    公开(公告)日:2022-07-12

    申请号:CN201811249930.5

    申请日:2018-10-25

    Abstract: 本发明阐述一种为半导体衬底提供垂直光学通孔的方法及半导体器件。半导体衬底具有前表面及后侧。在前表面上形成硬掩模,硬掩模中具有开孔。移除半导体衬底的被开孔暴露出的部分以形成通孔孔洞。通孔孔洞具有不超过一百微米的宽度及底部。在通孔孔洞中提供包覆层及芯层。芯层具有比包覆层的折射率大的至少第二折射率。移除半导体衬底的包括后侧的部分以暴露出芯层的底部部分及半导体衬底的底表面。垂直光学通孔包括包覆层及芯层。垂直光学通孔从前表面延伸到底表面。

    权重单元、集成电路和执行乘法及累加运算的方法

    公开(公告)号:CN109817255A

    公开(公告)日:2019-05-28

    申请号:CN201811376292.3

    申请日:2018-11-19

    Abstract: 一种权重单元包括第一双向存储元件及第二双向存储元件,所述第一双向存储元件及所述第二双向存储元件各自被配置成在第一电阻状态与和第一电阻状态不同的第二电阻状态之间切换。第一输入线连接到第一双向存储元件的第一端子,且第二输入线连接到第二双向存储元件的第一端子。正向偏置的第一二极管将第一双向存储元件的第二端子连接到第一输出线,反向偏置的第二二极管将第二双向存储元件的第二端子连接到第二输出线,反向偏置的第三二极管将第一双向存储元件的第二端子连接到第二输出线,且正向偏置的第四二极管将第二双向存储元件的第二端子连接到第一输出线。也提供一种集成电路和一种执行乘法及累加运算的方法。

    半导体器件及为半导体衬底提供垂直光学通孔的方法

    公开(公告)号:CN109799577A

    公开(公告)日:2019-05-24

    申请号:CN201811249930.5

    申请日:2018-10-25

    Abstract: 本发明阐述一种为半导体衬底提供垂直光学通孔的方法及半导体器件。半导体衬底具有前表面及后侧。在前表面上形成硬掩模,硬掩模中具有开孔。移除半导体衬底的被开孔暴露出的部分以形成通孔孔洞。通孔孔洞具有不超过一百微米的宽度及底部。在通孔孔洞中提供包覆层及芯层。芯层具有比包覆层的折射率大的至少第二折射率。移除半导体衬底的包括后侧的部分以暴露出芯层的底部部分及半导体衬底的底表面。垂直光学通孔包括包覆层及芯层。垂直光学通孔从前表面延伸到底表面。

    用于执行数字同或运算的方法及硬件单元及神经网络

    公开(公告)号:CN109712656A

    公开(公告)日:2019-05-03

    申请号:CN201811243986.X

    申请日:2018-10-24

    Abstract: 本发明阐述一种执行数字同或运算的硬件单元及方法及神经网络。所述硬件单元包括输入线、多对磁性结、输出晶体管以及与所述输出晶体管耦合的至少一个选择晶体管。所述输入线接收所述输入信号及所述输入信号的补数。所述磁性结存储所述权重。每一个磁性结包括参考层、自由层及位于所述参考层与所述自由层之间的非磁性分隔层。所述自由层具有稳定磁性状态且能够利用自旋转移力矩和/或自旋轨道相互作用力矩进行编程。一对磁性结中的第一磁性结接收所述输入信号。所述一对磁性结中的第二磁性结接收输入信号补数。所述输出晶体管与磁性结耦合,以使每一对磁性结形成分压器。所述输出晶体管形成感测放大器。

    存储器装置、用于提供其的方法及三维可堆叠存储器装置

    公开(公告)号:CN109493900A

    公开(公告)日:2019-03-19

    申请号:CN201811051273.3

    申请日:2018-09-10

    Abstract: 本发明阐述一种存储器装置、用于提供所述存储器装置的方法以及三维可堆叠存储器装置。所述存储器装置包括字线、第一多条位线、第二多条位线以及无选择器存储单元。每一个无选择器存储单元与字线、所述第一多条位线中的第一位线及所述第二多条位线中的第二位线进行耦合。所述无选择器存储单元包括第一磁性结及第二磁性结。所述第一磁性结及所述第二磁性结各自能够利用自旋轨道相互作用力矩进行编程。所述字线耦合在所述第一磁性结与所述第二磁性结之间。所述第一位线及所述第二位线分别与所述第一磁性结及所述第二磁性结进行耦合。所述无选择器存储单元被选择用于基于所述字线中、所述第一位线中及所述第二位线中的电压进行写入操作。

Patent Agency Ranking