-
公开(公告)号:CN111180443A
公开(公告)日:2020-05-19
申请号:CN201911089906.4
申请日:2019-11-08
Applicant: 三星电子株式会社
Inventor: 麦克·史帝芬·罗德尔 , 雷维基·森古普塔 , 洪俊顾 , 提塔许·瑞许特
IPC: H01L27/088 , H01L21/8234 , B82Y40/00
Abstract: 提供一种半导体装置及一种半导体芯片。半导体装置包括被沟道间距间隔开的第一环绕式栅极场效应晶体管与第二环绕式栅极场效应晶体管及栅极触点。环绕式栅极场效应晶体管中的每一者包括:水平纳米片导电沟道结构;栅极材料,完全包围水平纳米片导电沟道结构;源极区及漏极区,位于水平纳米片导电沟道结构的相对的端处;源极触点及漏极触点,位于源极区及漏极区上。第一环绕式栅极场效应晶体管或第二环绕式栅极场效应晶体管的水平纳米片导电沟道结构的宽度小于最大允许宽度。栅极触点与第一环绕式栅极场效应晶体管及第二环绕式栅极场效应晶体管的源极区及漏极区中的每一者间隔开介于从最小设计规则间距到最大距离的范围内的距离。
-
公开(公告)号:CN110414664A
公开(公告)日:2019-11-05
申请号:CN201910223103.7
申请日:2019-03-22
Applicant: 三星电子株式会社
Inventor: 玻那·乔斯·哦拉都比 , 提塔许·瑞许特 , 乔治·亚德里安·凯特尔 , 莱恩·麦可·海雀
Abstract: 本发明阐述一种用于训练神经网络的方法及神经网络训练系统。所述方法包括提供神经网络的至少一个可连续微分的模型。所述至少一个可连续微分的模型专用于所述神经网络的硬件。所述方法还包括使用所述至少一个可连续微分的模型以迭代方式训练所述神经网络,以为所述神经网络提供至少一个输出。每一次迭代均使用前一次迭代的至少一个输出以及所述至少一个可连续微分的模型中的当前可连续微分的模型。
-
公开(公告)号:CN109801871A
公开(公告)日:2019-05-24
申请号:CN201811214815.4
申请日:2018-10-18
Applicant: 三星电子株式会社
Inventor: 麦克·史帝芬·罗德尔 , 雷维基·森古普塔 , 洪俊九 , 提塔许·瑞许特
IPC: H01L21/762 , H01L27/088
Abstract: 一种集成电路以及制造所述集成电路的方法。所述集成电路包括一系列场效应晶体管。每一场效应晶体管包括:源极区;漏极区;沟道区,在源极区与漏极区之间延伸;栅极,位于沟道区上;栅极接触件,在栅极的有源区处位于栅极上;源极接触件,位于源极区上;以及漏极接触件,位于漏极区上。源极接触件的上表面及漏极接触件的上表面在栅极的上表面下间隔开一深度。
-
公开(公告)号:CN111445004B
公开(公告)日:2025-05-16
申请号:CN202010048497.X
申请日:2020-01-16
Applicant: 三星电子株式会社
Inventor: 提塔许·瑞许特 , 莱恩·M·海雀 , 乔治·A·凯特尔 , 博尔纳·J·奥布拉多维奇 , 恩金·伊佩克
IPC: G06N3/0495 , G06N3/063 , G06N3/08 , G06F17/16
Abstract: 一种在包括一系列集群的电路中存储用于被训练的人工神经网络的稀疏权重矩阵的方法。所述方法包括将稀疏权重矩阵分割成至少一个第一子区块及至少一个第二子区块。所述第一子区块仅包括零值权重且所述第二子区块包括非零值权重。所述方法还包括将所述至少一个第二子区块中的非零值权重指派给电路的所述一系列集群中的至少一个集群。所述电路被配置成在利用人工神经网络进行的推断过程期间执行所述至少一个第二子区块的非零值权重与输入向量之间的矩阵‑向量乘法(MVM)。对所包含的所有元素均为零元素的子区块进行电力门控,从而降低用于推断的总能量消耗。也提供一种推断系统和一种计算机可读存储介质。
-
公开(公告)号:CN109712656B
公开(公告)日:2024-09-27
申请号:CN201811243986.X
申请日:2018-10-24
Applicant: 三星电子株式会社
Inventor: 博尔纳·J·奧布拉多维奇 , 提塔许·瑞许特 , 乔治·A·凯特尔 , 麦克·S·罗德尔 , 莱恩·M·海雀
Abstract: 本发明阐述一种执行数字同或运算的硬件单元及方法及神经网络。所述硬件单元包括输入线、多对磁性结、输出晶体管以及与所述输出晶体管耦合的至少一个选择晶体管。所述输入线接收所述输入信号及所述输入信号的补数。所述磁性结存储所述权重。每一个磁性结包括参考层、自由层及位于所述参考层与所述自由层之间的非磁性分隔层。所述自由层具有稳定磁性状态且能够利用自旋转移力矩和/或自旋轨道相互作用力矩进行编程。一对磁性结中的第一磁性结接收所述输入信号。所述一对磁性结中的第二磁性结接收输入信号补数。所述输出晶体管与磁性结耦合,以使每一对磁性结形成分压器。所述输出晶体管形成感测放大器。
-
公开(公告)号:CN109799577B
公开(公告)日:2022-07-12
申请号:CN201811249930.5
申请日:2018-10-25
Applicant: 三星电子株式会社
Abstract: 本发明阐述一种为半导体衬底提供垂直光学通孔的方法及半导体器件。半导体衬底具有前表面及后侧。在前表面上形成硬掩模,硬掩模中具有开孔。移除半导体衬底的被开孔暴露出的部分以形成通孔孔洞。通孔孔洞具有不超过一百微米的宽度及底部。在通孔孔洞中提供包覆层及芯层。芯层具有比包覆层的折射率大的至少第二折射率。移除半导体衬底的包括后侧的部分以暴露出芯层的底部部分及半导体衬底的底表面。垂直光学通孔包括包覆层及芯层。垂直光学通孔从前表面延伸到底表面。
-
公开(公告)号:CN109817255A
公开(公告)日:2019-05-28
申请号:CN201811376292.3
申请日:2018-11-19
Applicant: 三星电子株式会社
Inventor: 莱恩·M·海雀 , 博尔纳·J·奧布拉多维奇 , 乔治·A·凯特尔 , 提塔许·瑞许特
Abstract: 一种权重单元包括第一双向存储元件及第二双向存储元件,所述第一双向存储元件及所述第二双向存储元件各自被配置成在第一电阻状态与和第一电阻状态不同的第二电阻状态之间切换。第一输入线连接到第一双向存储元件的第一端子,且第二输入线连接到第二双向存储元件的第一端子。正向偏置的第一二极管将第一双向存储元件的第二端子连接到第一输出线,反向偏置的第二二极管将第二双向存储元件的第二端子连接到第二输出线,反向偏置的第三二极管将第一双向存储元件的第二端子连接到第二输出线,且正向偏置的第四二极管将第二双向存储元件的第二端子连接到第一输出线。也提供一种集成电路和一种执行乘法及累加运算的方法。
-
公开(公告)号:CN109799577A
公开(公告)日:2019-05-24
申请号:CN201811249930.5
申请日:2018-10-25
Applicant: 三星电子株式会社
Abstract: 本发明阐述一种为半导体衬底提供垂直光学通孔的方法及半导体器件。半导体衬底具有前表面及后侧。在前表面上形成硬掩模,硬掩模中具有开孔。移除半导体衬底的被开孔暴露出的部分以形成通孔孔洞。通孔孔洞具有不超过一百微米的宽度及底部。在通孔孔洞中提供包覆层及芯层。芯层具有比包覆层的折射率大的至少第二折射率。移除半导体衬底的包括后侧的部分以暴露出芯层的底部部分及半导体衬底的底表面。垂直光学通孔包括包覆层及芯层。垂直光学通孔从前表面延伸到底表面。
-
公开(公告)号:CN109712656A
公开(公告)日:2019-05-03
申请号:CN201811243986.X
申请日:2018-10-24
Applicant: 三星电子株式会社
Inventor: 博尔纳·J·奧布拉多维奇 , 提塔许·瑞许特 , 乔治·A·凯特尔 , 麦克·S·罗德尔 , 莱恩·M·海雀
Abstract: 本发明阐述一种执行数字同或运算的硬件单元及方法及神经网络。所述硬件单元包括输入线、多对磁性结、输出晶体管以及与所述输出晶体管耦合的至少一个选择晶体管。所述输入线接收所述输入信号及所述输入信号的补数。所述磁性结存储所述权重。每一个磁性结包括参考层、自由层及位于所述参考层与所述自由层之间的非磁性分隔层。所述自由层具有稳定磁性状态且能够利用自旋转移力矩和/或自旋轨道相互作用力矩进行编程。一对磁性结中的第一磁性结接收所述输入信号。所述一对磁性结中的第二磁性结接收输入信号补数。所述输出晶体管与磁性结耦合,以使每一对磁性结形成分压器。所述输出晶体管形成感测放大器。
-
公开(公告)号:CN109493900A
公开(公告)日:2019-03-19
申请号:CN201811051273.3
申请日:2018-09-10
Applicant: 三星电子株式会社
Inventor: 提塔许·瑞许特 , 博尔纳·J·奧布拉多维奇 , 莱恩·M·海雀 , 迪恩特·阿帕科夫 , 费拉德米尔·尼基丁
IPC: G11C11/4074 , G11C11/4094
Abstract: 本发明阐述一种存储器装置、用于提供所述存储器装置的方法以及三维可堆叠存储器装置。所述存储器装置包括字线、第一多条位线、第二多条位线以及无选择器存储单元。每一个无选择器存储单元与字线、所述第一多条位线中的第一位线及所述第二多条位线中的第二位线进行耦合。所述无选择器存储单元包括第一磁性结及第二磁性结。所述第一磁性结及所述第二磁性结各自能够利用自旋轨道相互作用力矩进行编程。所述字线耦合在所述第一磁性结与所述第二磁性结之间。所述第一位线及所述第二位线分别与所述第一磁性结及所述第二磁性结进行耦合。所述无选择器存储单元被选择用于基于所述字线中、所述第一位线中及所述第二位线中的电压进行写入操作。
-
-
-
-
-
-
-
-
-