公开(公告)号：CN106257689A

公开(公告)日：2016-12-28

申请号：CN201610424289.9

申请日：2016-06-15

Applicant: 三星电子株式会社

Inventor： 李厚容 ,  金完敦 ,  宋在烈 ,  玄尚镇

IPC: H01L29/78 ,  H01L29/423

CPC classification number: H01L21/823842 ,  H01L21/28088 ,  H01L21/28114 ,  H01L21/823821 ,  H01L27/0924 ,  H01L29/165 ,  H01L29/42376 ,  H01L29/4966 ,  H01L29/66545 ,  H01L29/66553 ,  H01L29/6656 ,  H01L29/7848 ,  H01L29/785 ,  H01L29/42356

Abstract: 一种半导体器件包括穿过衬底的有源图案的栅极结构。所述半导体器件可以包括所述衬底与所述栅电极之间的栅极介电图案。所述栅极结构包括栅电极、所述栅电极上的盖图案以及至少部分地覆盖所述盖图案的一个或多个侧壁的一个或多个低k介电层。所述栅极结构可以包括位于所述栅电极的相对的侧壁处的间隔件以及位于所述盖图案与所述间隔件之间的分离的低k介电层。所述盖图案的宽度可以小于所述栅电极的宽度。所述盖图案具有第一介电常数，并且所述一个或多个低k介电层具有第二介电常数。所述第二介电常数小于所述第一介电常数。所述第二介电常数可以大于或等于1。

公开(公告)号：CN104241367A

公开(公告)日：2014-12-24

申请号：CN201410232888.1

申请日：2014-05-29

Applicant: 三星电子株式会社

Inventor： 李惠兰 ,  姜尚范 ,  金宰中 ,  朴文圭 ,  宋在烈 ,  李浚熙 ,  河龙湖 ,  玄尚镇

IPC: H01L29/78 ,  H01L21/336

Abstract: 本发明公开了一种半导体器件，其包括衬底和衬底上的第一和第二栅电极。第一栅电极包括第一栅极绝缘膜和第一功能膜，第一栅极绝缘膜具有位于衬底上的底部和从底部延伸并远离衬底的侧壁部分，从而限定具有第一宽度的第一沟槽，第一功能膜填充第一沟槽。第二栅电极包括第二栅极绝缘膜、第二功能膜和金属区，第二栅极绝缘膜具有位于衬底上的底部和从底部延伸的侧壁部分，从而限定具有与第一宽度不同的第二宽度的第二沟槽，第二功能膜适形于第二沟槽中的第二栅极绝缘膜，并限定第三沟槽，金属区在第三沟槽中。第一宽度可小于第二宽度。

公开(公告)号：CN103943681A

公开(公告)日：2014-07-23

申请号：CN201310751573.3

申请日：2013-12-31

Applicant: 三星电子株式会社

Inventor： 宋在烈 ,  李浚熙 ,  李惠兰 ,  玄尚镇 ,  姜尚范

IPC: H01L29/78 ,  H01L29/51 ,  H01L29/10 ,  H01L21/336

CPC classification number: H01L29/78 ,  H01L21/28088 ,  H01L21/823842 ,  H01L27/1104 ,  H01L29/51 ,  H01L29/6681

Abstract: 本申请公开了一种半导体器件及其制造方法。所述半导体器件包括：衬底上的绝缘膜，所述绝缘膜中包括沟槽；所述沟槽内的栅极绝缘膜；所述栅极绝缘膜上的界面陷阱密度改进膜，所述界面陷阱密度改进膜改进衬底的界面陷阱密度；以及所述界面陷阱密度改进膜上的第一导电类型功函数调整膜。

公开(公告)号：CN109545846B

公开(公告)日：2023-10-03

申请号：CN201811100712.5

申请日：2018-09-20

Applicant: 三星电子株式会社

Inventor： 宋在烈 ,  裵洙瀯 ,  李东洙 ,  丁炯硕 ,  玄尚镇

IPC: H01L29/417 ,  H01L29/78

Abstract: 一种半导体器件，其包括：衬底；在衬底上的第一有源区和第二有源区；与第一有源区交叉的第一凹陷；与第二有源区交叉的第二凹陷；沿着第一凹陷和第二凹陷的侧壁延伸的栅极间隔物；第一下高k电介质膜，其在第一凹陷中并包括第一浓度的第一高k电介质材料、以及第二高k电介质材料；第二下高k电介质膜，其在第二凹陷中并包括大于第一浓度的第二浓度的第一高k电介质材料、以及第二高k电介质材料；第一含金属膜，其在第一下高k电介质膜上并包括第三浓度的硅；以及第二含金属膜，其在第二下高k电介质膜上并包括小于第三浓度的第四浓度的硅。

公开(公告)号：CN106257689B

公开(公告)日：2021-05-18

申请号：CN201610424289.9

申请日：2016-06-15

Applicant: 三星电子株式会社

Inventor： 李厚容 ,  金完敦 ,  宋在烈 ,  玄尚镇

IPC: H01L29/78 ,  H01L29/423

Abstract: 一种半导体器件包括穿过衬底的有源图案的栅极结构。所述半导体器件可以包括所述衬底与所述栅电极之间的栅极介电图案。所述栅极结构包括栅电极、所述栅电极上的盖图案以及至少部分地覆盖所述盖图案的一个或多个侧壁的一个或多个低k介电层。所述栅极结构可以包括位于所述栅电极的相对的侧壁处的间隔件以及位于所述盖图案与所述间隔件之间的分离的低k介电层。所述盖图案的宽度可以小于所述栅电极的宽度。所述盖图案具有第一介电常数，并且所述一个或多个低k介电层具有第二介电常数。所述第二介电常数小于所述第一介电常数。所述第二介电常数可以大于或等于1。

公开(公告)号：CN112531014A

公开(公告)日：2021-03-19

申请号：CN202010971697.2

申请日：2020-09-16

Applicant: 三星电子株式会社

Inventor： 朴钟昊 ,  宋在烈 ,  金完敦 ,  李炳训 ,  M.哈桑

IPC: H01L29/06 ,  H01L29/10 ,  H01L29/423 ,  H01L29/78 ,  H01L21/336 ,  H01L27/092

Abstract: 半导体器件包括：第一和第二有源图案，分别在衬底的第一和第二有源区上；一对第一源极/漏极图案和在其间的第一沟道图案，其中所述一对第一源极/漏极图案在第一有源图案的上部中；一对第二源极/漏极图案和在其间的第二沟道图案，其中所述一对第二源极/漏极图案在第二有源图案的上部中；以及第一和第二栅电极，分别与第一和第二沟道图案交叉。第一和第二栅电极中的每个包括与第一和第二沟道图案中的对应一个相邻的第一金属图案。第一和第二沟道图案包括SiGe。第二沟道图案的Ge浓度高于第一沟道图案的Ge浓度。第二栅电极的第一金属图案的厚度大于第一栅电极的第一金属图案的厚度。

公开(公告)号：CN106057872B

公开(公告)日：2020-08-28

申请号：CN201610239698.1

申请日：2016-04-18

Applicant: 三星电子株式会社

Inventor： 宋在烈 ,  金完敦 ,  玄尚镇 ,  李珍旭 ,  权奇相 ,  高绮亨 ,  明成禹

IPC: H01L29/423

Abstract: 本发明提供了一种包括具有相对窄的宽度和相对小的间距的栅线的半导体器件以及一种制造该半导体器件的方法，所述半导体器件包括：衬底，其具有鳍式有源区；栅极绝缘层，其覆盖鳍式有源区的上表面和侧部；以及栅线，其延伸并且与鳍式有源区交叉同时覆盖鳍式有源区的上表面和两侧，栅线位于栅极绝缘层上，其中在垂直于栅线的延伸方向的剖面中，栅线的上表面的中心部分具有凹进形状。

公开(公告)号：CN109841673A

公开(公告)日：2019-06-04

申请号：CN201811311350.4

申请日：2018-11-06

Applicant: 三星电子株式会社

Inventor： 李钟汉 ,  金完敦 ,  宋在烈 ,  任廷爀 ,  丁炯硕

IPC: H01L29/423 ,  H01L29/78 ,  H01L21/336

Abstract: 公开了半导体装置及其制造方法。半导体装置包括：栅电极，位于基底上；上覆盖图案，位于栅电极上；以及下覆盖图案，位于栅电极与上覆盖图案之间。下覆盖图案包括：第一部分，位于栅电极与上覆盖图案之间；以及多个第二部分，从第一部分延伸到上覆盖图案的对应的侧表面上。上覆盖图案覆盖第二部分中的每个的最顶表面。