-
公开(公告)号：CN106257689B
公开(公告)日：2021-05-18
申请号：CN201610424289.9
申请日：2016-06-15
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/423
Abstract: 一种半导体器件包括穿过衬底的有源图案的栅极结构。所述半导体器件可以包括所述衬底与所述栅电极之间的栅极介电图案。所述栅极结构包括栅电极、所述栅电极上的盖图案以及至少部分地覆盖所述盖图案的一个或多个侧壁的一个或多个低k介电层。所述栅极结构可以包括位于所述栅电极的相对的侧壁处的间隔件以及位于所述盖图案与所述间隔件之间的分离的低k介电层。所述盖图案的宽度可以小于所述栅电极的宽度。所述盖图案具有第一介电常数，并且所述一个或多个低k介电层具有第二介电常数。所述第二介电常数小于所述第一介电常数。所述第二介电常数可以大于或等于1。
-
公开(公告)号：CN109755299B
公开(公告)日：2023-11-14
申请号：CN201811307372.3
申请日：2018-11-05
Applicant: 三星电子株式会社
IPC: H01L29/423 , H01L21/336 , H01L29/78
Abstract: 提供了一种集成电路器件和制造其的方法。集成电路器件包括：半导体衬底、限定半导体衬底的有源区域的器件隔离层、在有源区域上的栅极绝缘层、在栅极绝缘层上的栅极堆叠、在栅极堆叠的侧壁上的间隔物、以及提供在栅极堆叠的两侧的杂质区域，其中栅极堆叠包括金属碳化物层和在金属碳化物层上的金属层，其中金属碳化物层包括具有约0.01at％到约15％的碳含量的层。
-
公开(公告)号：CN106611783A
公开(公告)日：2017-05-03
申请号：CN201610880643.9
申请日：2016-10-09
Applicant: 三星电子株式会社
IPC: H01L29/49
CPC classification number: H01L21/823842 , H01L27/092 , H01L29/4966 , H01L29/513 , H01L29/66545 , H01L29/49
Abstract: 提供一种半导体装置，所述半导体装置包括：第一沟槽和第二沟槽；衬里图案，分别沿着第一沟槽和第二沟槽的侧表面的一部分并沿着第一沟槽和第二沟槽的底表面；逸出功金属，分别在第一沟槽和第二沟槽中并在衬里图案上；第一阻挡金属，在第一沟槽中并在逸出功金属上，并具有第一厚度；第二阻挡金属，在第二沟槽中并在逸出功金属上，并具有比第一厚度厚的第二厚度；以及第一填充金属，在第一阻挡金属上。
-
公开(公告)号：CN106611783B
公开(公告)日：2021-08-17
申请号：CN201610880643.9
申请日：2016-10-09
Applicant: 三星电子株式会社
IPC: H01L29/49
Abstract: 提供一种半导体装置，所述半导体装置包括：第一沟槽和第二沟槽；衬里图案，分别沿着第一沟槽和第二沟槽的侧表面的一部分并沿着第一沟槽和第二沟槽的底表面；逸出功金属，分别在第一沟槽和第二沟槽中并在衬里图案上；第一阻挡金属，在第一沟槽中并在逸出功金属上，并具有第一厚度；第二阻挡金属，在第二沟槽中并在逸出功金属上，并具有比第一厚度厚的第二厚度；以及第一填充金属，在第一阻挡金属上。
-
公开(公告)号：CN109494251A
公开(公告)日：2019-03-19
申请号：CN201810670238.3
申请日：2018-06-26
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/336 , H01L29/423 , H01L27/088 , B82Y40/00 , B82Y10/00
Abstract: 一种半导体器件包括：在衬底中的有源区域；至少一个纳米片，其在衬底上并与有源区域的顶表面间隔开；在纳米片上方或下方的栅极；栅极绝缘层，其在所述至少一个纳米片与栅极之间；以及源极/漏极区域，其在所述至少一个纳米片的两侧处在有源区域上。所述至少一个纳米片包括：沟道区域；栅极，其被设置在纳米片上方或下方并包括具有其表面和内部的不同组分的金属原子的单个金属层；在纳米片与栅极之间的栅极绝缘层；以及源极/漏极区域，其被设置在所述至少一个纳米片的两侧的有源区域中。
-
Patent Agency Ranking
公开(公告)号：CN109494251B
公开(公告)日：2023-11-28
申请号：CN201810670238.3
申请日：2018-06-26
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/336 , H01L29/423 , H01L27/088 , B82Y40/00 , B82Y10/00
Abstract: 一种半导体器件包括：在衬底中的有源区域；至少一个纳米片，其在衬底上并与有源区域的顶表面间隔开；在纳米片上方或下方的栅极；栅极绝缘层，其在所述至少一个纳米片与栅极之间；以及源极/漏极区域，其在所述至少一个纳米片的两侧处在有源区域上。所述至少一个纳米片包括：沟道区域；栅极，其被设置在纳米片上方或下方并包括具有其表面和内部的不同组分的金属原子的单个金属层；在纳米片与栅极之间的栅极绝缘层；以及源极/漏极区域，其被设置在所述至少一个纳米片的两侧的有源区域中。
-
公开(公告)号：CN109473479B
公开(公告)日：2023-09-26
申请号：CN201811046123.3
申请日：2018-09-07
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/51 , H01L27/092
Abstract: 本发明提供一种半导体装置。所述半导体装置包括：衬底；第一有源图案，设置在所述衬底上且与所述衬底间隔开；栅极绝缘膜，环绕所述第一有源图案；第一逸出功调整膜，环绕所述栅极绝缘膜且包含碳；以及第一阻挡膜，环绕所述第一逸出功调整膜，其中所述第一逸出功调整膜的碳浓度随着所述第一逸出功调整膜远离所述第一阻挡膜而增大。
-
公开(公告)号：CN109755299A
公开(公告)日：2019-05-14
申请号：CN201811307372.3
申请日：2018-11-05
Applicant: 三星电子株式会社
IPC: H01L29/423 , H01L21/336 , H01L29/78
Abstract: 提供了一种集成电路器件和制造其的方法。集成电路器件包括：半导体衬底、限定半导体衬底的有源区域的器件隔离层、在有源区域上的栅极绝缘层、在栅极绝缘层上的栅极堆叠、在栅极堆叠的侧壁上的间隔物、以及提供在栅极堆叠的两侧的杂质区域，其中栅极堆叠包括金属碳化物层和在金属碳化物层上的金属层，其中金属碳化物层包括具有约0.01at％到约15％的碳含量的层。
-
公开(公告)号：CN109473479A
公开(公告)日：2019-03-15
申请号：CN201811046123.3
申请日：2018-09-07
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/51 , H01L27/092
Abstract: 本发明提供一种半导体装置。所述半导体装置包括：衬底；第一有源图案，设置在所述衬底上且与所述衬底间隔开；栅极绝缘膜，环绕所述第一有源图案；第一逸出功调整膜，环绕所述栅极绝缘膜且包含碳；以及第一阻挡膜，环绕所述第一逸出功调整膜，其中所述第一逸出功调整膜的碳浓度随着所述第一逸出功调整膜远离所述第一阻挡膜而增大。
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.025 seconds)
