-
公开(公告)号：CN115083877B
公开(公告)日：2024-08-23
申请号：CN202110264549.1
申请日：2021-03-11
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01J37/32 , H01L21/3065
Abstract: 本发明涉及一种改善多晶硅膜层干法刻蚀速率稳定性的方法及刻蚀腔室，属于半导体制造技术领域，解决了现有技术中在连续的刻蚀工艺中，随着刻蚀腔室刻蚀的晶圆数量的增加，腔室内壁吸附的氟离子会与溴化氢气体结合，造成对多晶硅膜质进行刻蚀的溴化氢含量的减少；在连续的刻蚀工艺中，随着刻蚀腔室刻蚀的晶圆数量的增加，刻蚀速率发生变化；因刻蚀速率的变化造成生产工艺良品率下滑和产品均一度下降的问题。本发明的改善多晶硅膜层干法刻蚀速率稳定性的方法，在刻蚀腔室内壁氟离子聚集区域设置氟离子捕获剂。实现了在连续刻蚀进程中保持刻蚀速率。
-
公开(公告)号：CN114253092B
公开(公告)日：2024-07-16
申请号：CN202011019884.7
申请日：2020-09-24
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: G03F9/00 , H01L21/66 , H01L23/544
Abstract: 本申请公开了一种用于套刻精度测量的标记系统及量测方法，系统包括：第一图案层上的第一套刻标记和第二图案层上的第二套刻标记；第一套刻标记包括两个呈十字型设置的条型标记，第二套刻标记包括多个方型标记；所述十字型限定出四个空间，四个空间的至少三个空间中的每一空间设置至少一个方型标记。由于采用呈十字型的套刻标记和方型的套刻标记，与实际图案的形态一样，因此可以节省单独设计套刻标记工艺，缩短工艺时间，同时避免了制作套刻标记工艺带来的测量误差，从而使得测量值与实际产品的套刻精度一致。通过在十字型限定出的四个空间中的至少三个空间均设置一个方型的套刻标记，便于量测设备测量本图案层与另一图案层之间的套刻精度。
-
公开(公告)号：CN113534626B
公开(公告)日：2024-07-16
申请号：CN202010292270.X
申请日：2020-04-14
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
Abstract: 本申请公开了一种用于套刻精度测量的标记系统方法及量测方法，系统包括：第一图案层的第一套刻标记、第二图案层的第二套刻标记以及第三图案层的第三套刻标记；第三套刻标记为接触孔，第一套刻标记的垂直投影部分位于第三套刻标记内，所述第二套刻标记的垂直投影全部位于所述第三套刻标记内，且位于所述第三套刻标记的中心。通过将接触孔作为图案层的套刻标记，并且透过接触孔标记可以看到另两层的套刻标记，从而一次可以测量三层的套刻精度，减少了多层套刻精度的量测次数，缩短了光刻的工艺时间，降低了生产成本。同时也节省了单独套刻标记工艺，避免了制作套刻标记工艺带来的测量误差，使得测量值与实际产品的套刻精度一致，提升产品的良率。
-
公开(公告)号：CN114093941B
公开(公告)日：2024-06-18
申请号：CN202010751373.8
申请日：2020-07-30
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L29/78 , H01L29/423 , H01L21/336 , H10B12/00
Abstract: 本发明涉及一种晶体管器件、其形成方法和DRAM，属于半导体技术领域，解决了现有技术中由晶体管的尺寸减小而导致的短沟道效应和电流泄漏问题。晶体管器件包括：半导体衬底；栅极沟槽，位于所述半导体衬底中，所述栅极沟槽包括上部和下部，所述下部的截面呈菱形；栅介质层，位于所述栅极沟槽的内壁上；栅导体层，位于所述下部；以及隔离层，位于所述上部，其中，所述隔离层和所述栅导体层位于所述栅介质层的内壁上。改善了短沟道效应并减少了电流泄漏。
-
公开(公告)号：CN114446751B
公开(公告)日：2024-06-11
申请号：CN202011212062.0
申请日：2020-11-03
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
Abstract: 本发明涉及一种检测聚焦环与晶圆间隙的装置及方法，涉及半导体制造技术领域，用于解决无法检测蚀刻过程中，聚焦环是否发生相对于晶圆的物理性偏移的技术问题，所述装置包括：底盘，光子型探测器和处理器；所述底盘盛放静电卡盘和聚焦环；所述底盘设置有检测槽；所述光子型探测器设置在所述检测槽的底部；所述处理器连接所述光子型探测器。本发明提供的技术方案能够精确地检测聚焦环是否发生偏移。
-
Patent Agency Ranking
公开(公告)号：CN114167692B
公开(公告)日：2024-06-07
申请号：CN202010948688.1
申请日：2020-09-10
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: G03F9/00 , H01L23/544 , H10B12/00
Abstract: 本公开提供一种光刻对准结构、光刻对准方法、半导体存储器及其制作方法、电子设备，所述光刻对准结构包括：形成在晶圆划片道上的对准标记；以及形成在所述对准标记上的用于平坦化的辅助图形，所述对准标记嵌套于所述辅助图形内。本公开提供的光刻对准结构，使得在多层光刻工艺中，下方工艺上形成的对准标记在其上方形成辅助图形的工艺之后也能使用。
-
公开(公告)号：CN113823553B
公开(公告)日：2024-05-31
申请号：CN202010566755.3
申请日：2020-06-19
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/027
Abstract: 本发明公开一种双图案掩膜及其制作方法、半导体器件、电子设备，涉及半导体制作技术领域，实现了利用双重构图形成图案结构所具有的成本低的效果。该双图案掩膜的制作方法包括，提供衬底。在衬底上形成硬掩膜材料层。在硬掩膜材料层上形成掩膜材料层并进行图案化处理，形成沿第一方向延伸的第一方向掩膜图案。以第一方向掩膜图案为掩膜对硬掩膜材料层进行刻蚀，形成沿第一方向延伸的第一方向图案。在形成有第一方向图案的硬掩膜材料层上继续形成掩膜材料层并进行图案化处理，形成沿第二方向延伸的第二方向掩膜图案，第二方向与第一方向交叉。由交叉的第一方向图案和第二方向掩膜图案形成孔图案。本发明还提供双图案掩膜、半导体器件和电子设备。
-
公开(公告)号：CN114496689B
公开(公告)日：2024-05-28
申请号：CN202011253983.1
申请日：2020-11-11
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01J37/244 , H01J37/32 , H01L21/66 , G01B11/06
Abstract: 本发明涉及一种顶环被蚀刻量检测系统及方法、检测调整系统及方法，属于半导体刻蚀设备领域，解决了现有技术中刻蚀过程中顶环被等离子体蚀刻而引起晶圆边缘电场分布发生改变，从而使等离子体刻蚀方向发生改变造成刻蚀图案改变的问题。本发明公开了一种顶环被被蚀刻量检测系统，包括光学传感器，光学传感器包括发射器和接收器；发射器位于刻蚀区域的一侧，接收器位于刻蚀区域的另一侧；发射器发射检测光，接收器接收发射器发射的检测光；检测光穿过刻蚀区域，通过发射的检测光和接收的检测光的实时差值检测顶环被蚀刻量。实现了对顶环高度的实时检测和调整，确保最佳的工艺条件。
-
公开(公告)号：CN114483972B
公开(公告)日：2024-05-24
申请号：CN202011254140.3
申请日：2020-11-11
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
Abstract: 本发明涉及半导体设备腔室压力调节阀总成、压力调节方法及设备室，属于半导体刻蚀工艺配套设备领域，解决了现有技术中由于阀门开启时压力的不同步的问题。本发明公开的半导体设备腔室压力调节阀总成，包括：摆阀阀体、振子板和蝶阀；所述摆阀阀体两端分别通过真空管连通设备腔室和真空泵；振子板垂直于摆阀阀体内部的气体通道方向，一端与摆阀阀体转动连接，通过振子板的转动调节摆阀阀体内部气体通道的开闭状态；振子板中央设有圆形通气孔，蝶阀设置在所述通气孔处，蝶阀为两分体式的对称结构，两分体部分能够绕对称轴反向转动调节通气孔的开闭。实现了半导体刻蚀工艺进行中压力的平稳有效的控制。
-
公开(公告)号：CN113517257B
公开(公告)日：2024-04-16
申请号：CN202010275688.X
申请日：2020-04-09
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L23/528 , H01L21/768
Abstract: 本公开公开了一种半导体结构及其制备方法，所述半导体结构包括：半导体基底；位于所述半导体基底上的介质层；嵌入于所述介质层当中的至少一个凹槽；凹槽中的金属互连线；所述凹槽的内壁具有侧墙。本公开中，在金属互连线周围形成相同序列的氮化物膜层，解决了金属离子在不同膜层界面处容易产生迁移的问题。
-
-
-
-
-
-
-
-
-
Search Results
896
records
(took 0.068 seconds)
