公开(公告)号：CN101329910B

公开(公告)日：2012-06-13

申请号：CN200810109453.2

申请日：2008-06-12

Applicant: 尔必达存储器株式会社

Inventor： 中井洁 ,  塚田修一 ,  城野雄介

IPC: G11C11/56 ,  G11C16/02 ,  G11C16/08 ,  G11C8/08 ,  G11C8/14 ,  H01L27/24

CPC classification number: G11C13/0023 ,  G11C11/5678 ,  G11C13/0004 ,  G11C13/0028 ,  G11C13/0069 ,  G11C2013/0078 ,  G11C2213/72

Abstract: 一种相变存储设备，包括：相变元件，用于通过改变电阻态来可重写地存储数据；存储单元，该存储单元排列在字线和位线的交叉处并且由串联连接的相变元件和二极管形成；选择晶体管，该选择晶体管形成于位于存储单元之下的扩散层中，用于响应于与栅极相连的字线的电势来有选择地控制二极管的阳极与地线之间的电连接；以及预充电电路，用于将位于与未选字线相对应的存储单元之下的扩散层预充电到预定电压并且用于将与所选字线相对应的存储单元之下的扩散层与预定电压断开。

公开(公告)号：CN102201410A

公开(公告)日：2011-09-28

申请号：CN201110075976.1

申请日：2011-03-24

Applicant: 尔必达存储器株式会社

Inventor： 三笠典章

IPC: H01L27/108 ,  H01L23/52 ,  H01L21/8242 ,  H01L21/768

CPC classification number: H01L27/10876 ,  H01L27/10808 ,  H01L27/10823 ,  H01L27/10885 ,  H01L27/10891

Abstract: 本发明提供一种半导体器件，其包括但不限于：半导体衬底；位线；和接触部分。半导体衬底具有第一沟槽，所述第一沟槽至少具有相互面对的第一和第二侧表面。位线位于第一沟槽中。位线与半导体衬底绝缘。接触部分位于第一沟槽中。接触部分电连接到位线。接触部分接触第一沟槽的第一侧表面。接触部分与第一沟槽的第二侧表面绝缘。

公开(公告)号：CN101252348B

公开(公告)日：2011-07-20

申请号：CN200810080765.5

申请日：2008-02-18

Applicant: 尔必达存储器株式会社

Inventor： 高井康浩

IPC: H03K3/023 ,  G01R25/00 ,  H03K5/13 ,  H03K19/0185 ,  H03L7/099

CPC classification number: H03K3/0322 ,  H03K5/133 ,  H03L7/0995

Abstract: 本发明的电压控制振荡电路是一种差动环形振荡器型的电压控制振荡电路，将输入彼此反相的差动的时钟信号的差动延迟元件级联连接，通过偏压控制流入到差动延迟元件中的电流量，从而控制该差动的时钟信号的延迟量，该电压控制振荡电路具有：相位检测部，通过比较任意一个差动延迟元件的差动输出的输出电压、及被设定为检测异常动作的电压的参考电压，检测异常振荡并输出检测信号；和交叉耦合电路，设置在各差动延迟元件上，当输入了检测信号时，放大差动输出对之间的电位差。

公开(公告)号：CN101241750B

公开(公告)日：2011-04-06

申请号：CN200810005360.5

申请日：2003-08-22

Applicant: 尔必达存储器株式会社

Inventor： 松井义德

IPC: G11C7/10 ,  G11C11/4093 ,  G06F13/42

CPC classification number: G11C7/1048 ,  G06F13/4243 ,  G06F13/4256 ,  G11C7/10 ,  G11C8/18 ,  G11C11/401 ,  G11C11/4093 ,  G11C29/028 ,  G11C29/50012

Abstract: 通过减少由于在存储控制器和存储模块之间的不同布线中的分支和阻抗不匹配所引起的反射信号等的影响以及由于存储模块中的数据、命令/地址和时钟的传输延迟引起的影响，可以实现高速操作的存储系统。为此，存储系统包括存储控制器和安装了DRAM的存储模块。缓冲器安装在存储模块上。缓冲器和存储控制器通过数据布线、命令/地址布线和时钟布线互相连接。存储模块上的DRAM和缓冲器通过内部数据布线、内部命令/地址布线和内部时钟布线互相连接。数据布线、命令/地址布线和时钟布线可以级联连接至其它存储模块的缓冲器。在存储模块的DRAM和缓冲器之间，使用与时钟同步的数据相位信号实现高速数据传输。

公开(公告)号：CN101964322A

公开(公告)日：2011-02-02

申请号：CN201010233389.6

申请日：2010-07-19

Applicant: 尔必达存储器株式会社

Inventor： 伊泽光贵

IPC: H01L21/768 ,  H01L21/8242

CPC classification number: H01L27/10888 ,  H01L21/28525 ,  H01L21/76843 ,  H01L21/76849 ,  H01L21/76865 ,  H01L21/7687 ,  H01L21/76897 ,  H01L27/10855

Abstract: 本发明提供一种制造半导体器件的方法。该方法包括：在半导体衬底上形成第一层间绝缘膜；在所述第一层间绝缘膜中形成第一孔；在所述第一孔内形成阻挡膜；在所述第一孔中填充导电材料以形成第一插塞；在所述第一层间绝缘膜上形成第二层间绝缘膜；在所述第二层间绝缘膜中形成达到所述第一插塞的第二孔；在所述第二孔内选择性地蚀刻所述阻挡膜的上端；以及在所述第二孔内形成用于连接到所述第一插塞的第二插塞。

公开(公告)号：CN1734667B

公开(公告)日：2011-01-12

申请号：CN200510084892.9

申请日：2005-07-18

Applicant: 尔必达存储器株式会社

Inventor： 伊藤丰 ,  大平信裕

IPC: G11C11/406 ,  G11C11/401

CPC classification number: G11C11/406 ,  G11C7/04 ,  G11C11/40615 ,  G11C11/40626 ,  G11C2211/4065

Abstract: 本发明提供一种刷新周期产生电路，能减小应该设定的动作余量的幅度，并且还能一并在低温部进一步增大刷新周期，实现低消耗功率。该刷新周期产生电路，产生刷新DRAM单元时的刷新周期，其构成具有：以对环境温度具有温度依赖性的频率进行振荡的振荡电路部；对该振荡电路部的振荡输出进行分频的分频电路；检测环境温度的温度检测器；以及根据该温度检测器的输出，可切换地选择输出来自分频电路的多个频率的分频输出，输出作为刷新周期的基准的信号的选择电路，振荡电路部的温度依赖性在规定的温度范围内具有正的温度系数，而在规定的温度范围外不具有正的温度系数，选择电路在规定的温度范围外进行分频输出的切换。

公开(公告)号：CN1933115B

公开(公告)日：2010-11-10

申请号：CN200610151880.8

申请日：2006-09-13

Applicant: 尔必达存储器株式会社

Inventor： 山崎靖

IPC: H01L21/336 ,  H01L21/8242

CPC classification number: H01L29/66621 ,  H01L27/10876 ,  H01L29/1083 ,  H01L29/66659 ,  H01L29/78

Abstract: 用于制造半导体器件的方法包括以下步骤：在半导体基片中形成栅沟道；在栅沟道的内壁中形成栅绝缘膜；至少向栅沟道内填充栅极材料；通过构图栅极材料形成栅极；和在与栅沟道相邻的半导体基片的规定位置使用掩模，在构图栅极材料前选择地形成穿通制止区。形成穿通制止区的步骤可在向栅沟道填充栅极材料步骤后或在形成栅沟道步骤前进行。

公开(公告)号：CN1959837B

公开(公告)日：2010-06-09

申请号：CN200610142921.7

申请日：2006-10-31

Applicant: 尔必达存储器株式会社

Inventor： 延时知子 ,  太田贤

IPC: G11C7/06 ,  G11C11/4091

CPC classification number: G11C7/02 ,  G11C5/063 ,  G11C7/06 ,  G11C7/1048 ,  G11C7/1051 ,  G11C7/18 ,  G11C11/4091 ,  G11C11/4093 ,  G11C11/4097

Abstract: 在半导体存储器件中，所述半导体存储器件包括：共享的读出放大器部分；在共享的读出放大器部分相对侧设置的存储单元部分对；在存储单元部分对和共享的读出放大器部分之间的传输门对；和构成多个位线对的位线，所述位线通过传输门对将共享的读出放大器部分和存储器单元部分对彼此连接，在相对侧的传输门对之间的大致中心处绞合所述多个位线对中的位线对的位线。

公开(公告)号：CN1983660B

公开(公告)日：2010-05-26

申请号：CN200610170067.5

申请日：2006-12-15

Applicant: 尔必达存储器株式会社

Inventor： 川越刚 ,  浅野勇

IPC: H01L45/00 ,  H01L27/24 ,  G11C16/02

CPC classification number: H01L45/1658 ,  H01L27/2436 ,  H01L27/2472 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/126 ,  H01L45/143 ,  H01L45/144 ,  H01L45/148 ,  H01L45/1625

Abstract: 本发明中的非易失存储元件的制造方法，包括：第一步，在层间绝缘膜上形成黏附层，以使得与下电极建立电连接；第二步，在所述黏附层上形成包含相变材料的记录层；第三步，形成上电极，其电连接至所述记录层；以及第四步，在所示记录层内，对位于至少所述下电极和所述记录层之间的部分黏附层进行扩散。

公开(公告)号：CN101669097A

公开(公告)日：2010-03-10

申请号：CN200880013489.9

申请日：2008-04-25

Applicant: 尔必达存储器株式会社

Inventor： 三浦誓士 ,  原口嘉典 ,  阿部和彦 ,  金子昭二

IPC: G06F12/06 ,  G06F12/00 ,  G06F13/16

CPC classification number: G11C14/00 ,  G06F13/4243 ,  G11C16/30

Abstract: 本发明的目的在于提供一种高速且低成本的信息处理系统，能够确保存储容量的扩展性，且使用性良好。构成含有信息处理装置、易失性存储器及非易失性存储器的信息处理系统。信息处理装置、易失性存储器及非易失性存储器串联连接，通过减少连接信号个数，确保存储器容量的扩展性，并实现高速化。将非易失性存储器的数据传送到易失性存储器时，进行错误校正，能够提高可靠性。上述由多个芯片构成的信息处理系统构成为如下的信息处理系统模块：使各芯片彼此层叠配置，通过球栅阵列(BGA)、芯片间的焊接来进行布线。