-
公开(公告)号：CN112104372A
公开(公告)日：2020-12-18
申请号：CN202010865758.7
申请日：2020-08-25
Applicant: 复旦大学
Abstract: 本发明属于集成电路技术领域，具体为一种应用于高速高精度模数转换器中的参考电压缓冲器。本发明提供的参考电压缓冲器包括运算放大器和源级跟随器组成的低速反馈环路，NMOS和PMOS两类源级跟随器组成的开环支路，用于提高参考电压变化响应速度的交叉耦合电容以及衬底调制技术，能够实现比传统方案更快的响应速度。在模数转换器中，参考电压由参考电压缓冲器提供，向负载电容充电或放电。高速高精度模数转换器需要参考电压缓冲器在每次负载电容发生翻转时，对参考电压的变化能够快速响应，并且建立更高的精度。
-
公开(公告)号：CN112104365A
公开(公告)日：2020-12-18
申请号：CN202010865738.X
申请日：2020-08-25
Applicant: 复旦大学
IPC: H03M1/12
Abstract: 本发明属于集成电路技术领域，具体为一种应用于高速高精度模数转换器中的余量放大器。本发明的余量放大器，以CMOS晶体管作为输入对，采用NMOS和PMOS翻转电压源级跟随器跨导单元相结合的方式来提高传统开环结构的余量放大器的线性度和电流效率；采用不完全建立的工作模式避免开环结构的余量放大器的带宽要求；通过设置开关晶体管，使其工作在动态模式下；通过设置增益调整单元，以克服余量放大器的跨导受到温度、工艺、电源电压波动的影响；本发明可显著降低集成模数转换器余量放大器的功耗。
-
公开(公告)号：CN106817131B
公开(公告)日：2020-05-08
申请号：CN201510857000.8
申请日：2015-11-30
Applicant: 复旦大学
IPC: H03M1/38
Abstract: 本发明提供了一种基于动态振铃式运算放大器的高速流水线‑逐次逼近型ADC，包括：流水线型量化前端，实现该ADC中的高位的量化，其中该流水线型量化前端内设置有用于进行残差放大的动态振铃式残差放大器；余量量化后端，由两个逐次逼近型ADC子通道构成，用于实现ADC中的低位的比较量化，其中该两个逐次逼近型ADC子通道的输入端分别连接该动态振铃式残差放大器的输出端；数字选择和冗余位校准模块，与该两个逐次逼近型ADC子通道的输出端相连接并用于实现双通道时间交织的该逐次逼近型ADC的数字输出选择、数字输出的时刻对准以及冗余位校准。本发明相对于传统的流水线‑逐次逼近型ADC的高速率、低功耗的特点，减小了级间残差放大器静态功耗的开销。
-
公开(公告)号：CN109617536A
公开(公告)日：2019-04-12
申请号：CN201811616039.0
申请日：2018-12-27
Applicant: 复旦大学
IPC: H03H11/16
CPC classification number: H03H11/16
Abstract: 本发明属于集成电路技术领域，具体为一种X波段移相器。包括第一晶体管，其栅极接控制信号，源漏分别作为输入端与输出端；π型低通滤波结构由电感与两个电容组成π型结构；第二晶体管，其栅极接控制信号，源漏与一个电感及一个电容并联，源漏一端与π型结构中的两个电容中间相连，一端接地。当第一晶体管导通第二晶体管关断时，输入信号通过低通滤波通路；当第一晶体管关断、第二晶体管导通时，输入信号通过带通滤波通路。通过控制第一晶体管与第二晶体管的导通与截止，实现信号在不同路径中传输。本发明解决了传统高通/低通结构移相器在实现小相位相移时由于理想元器件值过大或过小而无法实现的问题，电路体积小、移向精度高、插入损耗小。
-
公开(公告)号：CN108540134A
公开(公告)日：2018-09-14
申请号：CN201810226505.8
申请日：2018-03-19
Applicant: 复旦大学
IPC: H03M1/34
Abstract: 本发明属于集成电路技术领域，具体涉及一种应用于高速高精度模数转换器中的输入缓冲器。其包括带有补偿电容的源极跟随器、辅助运算放大器、电平移位管。高速高精度模数转换器中采样电容容值大，在使用时需要在信号源与模数转换器之间插入输入缓冲器来驱动高速高精度模数转换器中的采样电容、隔离模数转换器核心电路与片外信号源、隔离模数转换器核心电路与芯片封装的寄生电感。传统的集成模数转换器输入缓冲器由源极跟随器实现，该结构难以达到大于14位的输入-输出线性度。本发明通过在传统的带补偿电容的源极跟随器（射极跟随器）基础上增加辅助运算放大器，实现了运算放大器辅助的输入缓冲器，显著提高集成模数转换器输入缓冲器的线性度。
-
Patent Agency Ranking
公开(公告)号：CN104868902B
公开(公告)日：2017-12-01
申请号：CN201510121946.8
申请日：2015-03-19
Applicant: 复旦大学
IPC: H03K19/0175
Abstract: 本发明属于集成电路技术领域，具体为一种用于IO接口的高速低功耗自调节前馈电容补偿LVDS驱动电路。该驱动电路由移位寄存器、时钟控制电路、前馈电容网络、共模反馈和LVDS驱动电路构成；移位寄存器采用D型上升沿触发器和2:1选择器实现；时钟控制电路采用比较器、与门、或门、或非门和异或门实现；前馈电容网络采用电容和开关实现；共模反馈采用晶体管M1‑M8、电阻RF和密勒补偿电容CC实现；LVDS驱动电路采用晶体管M9‑M14实现。本发明的LVDS驱动电路采用了自调节前馈电容补偿结构，降低了预驱动电路的驱动能力要求，从而有效降低功耗；可以驱动不同负载并实现输出信号摆幅的自调节。
-
公开(公告)号：CN104506191B
公开(公告)日：2017-11-17
申请号：CN201410754786.6
申请日：2014-12-11
Applicant: 复旦大学
IPC: H03M1/10
Abstract: 本发明属于集成电路技术领域，具体涉及基于过零比较的流水线模数转换器的校正电路及校正方法。本发明提供的校正电路连接于基于过零比较的流水线模数转换器的两级电路之间，所述校正电路包括一差分1/f误差放大器、两个校正用电容、两个传输门电路；每一传输门电路包含一N型场效应晶体管和一P型场效应晶体管，两者沟道平行排布。校正电路将前一级电路的误差放大并存储在校正用电容上，然后将该误差随着后一级电路的建立过程补偿到其输出。本发明提供的校正方法，能够有效提高电路的转换精度，同时为子ADC提供比传统方案更长的转换时间，因此可以减小对子ADC电路的速度要求。
-
公开(公告)号：CN104348486B
公开(公告)日：2017-11-17
申请号：CN201410638369.5
申请日：2014-11-13
Applicant: 复旦大学
IPC: H03M1/12
Abstract: 本发明属集成电路技术领域，具体为一种带冗余位单级折叠内插流水线模数转换器。该模数转换器由单一跟踪保持栅压自举开关、参考电压电阻串、M级（N+0.5）bits量化的折叠内插子模数转换器、数字编码电路和二进制数字码输出驱动电路模块构成；（N+0.5）bits量化的折叠内插子模数转换器由：预放大器阵列、折叠器阵列、失调平均和内插共享电阻网络、比较器阵列和有效信号路径选择开关构成。该（N×M）bits流水线结构将硬件开销与设计精度之间的指数关系简化为线性关系，同时摒除了传统流水线结构中存在的一些非线性因素，提高了模数转换器的采样速度，降低了模数转换器的功耗，有利于单通道超高速高能效模数转换器的实现。
-
公开(公告)号：CN104184456B
公开(公告)日：2017-07-07
申请号：CN201410388766.1
申请日：2014-08-10
Applicant: 复旦大学
IPC: H03K19/0175
Abstract: 本发明属于集成电路技术领域，具体涉及一种用于IO接口的低频多相位差分时钟树型高速低功耗串行器。该串行器由采样电路、门级逻辑电路和缓冲器构成；采样电路采用D型上升沿触发器实现；门级逻辑电路采用与非门、或非门实现；缓冲器采用两级反相器串联实现。本发明高速串行器采用低频时钟并且避免了传统高速串行器采用的较多D型触发器，从而有效降低功耗；采样电路为门级逻辑电路将并行数据依次锁存为串行数据提供至少一个比特宽度的裕量，以减小串行输出数据的误码率；门级逻辑电路中的每个与非门、或非门的输出寄生电容较小，使串行输出数据速率大为提高。
-
公开(公告)号：CN102832941B
公开(公告)日：2016-03-30
申请号：CN201210374121.3
申请日：2012-10-07
Applicant: 复旦大学
IPC: H03M1/38
Abstract: 发明属集成电路技术领域，具体为一种可预检测比较器输入范围的逐次逼近型模数转换器。该模数转换器由采样保持电路、内部数模转换器、比较器、逐次逼近逻辑、输入范围预检测器和数字延迟线构成。它在每个转换周期中预先检测比较器输入信号范围，即保持信号和基准电压之差的变化范围，由此决定下一个转换周期中，在内部数模转换器基准电压未完全建立时，比较器提前比较的时间。本发明使N个转换周期中的每个周期都可以有不同程度的提前比较。相比传统的逐次逼近型模数转换器，本发明减少了比较器的复位时间，提高了逐次逼近型模数转换器的整体转换速度。
-
-
-
-
-
-
-
-
-
Search Results
198
records
(took 0.041 seconds)
