-
公开(公告)号：CN116627384A
公开(公告)日：2023-08-22
申请号：CN202310238774.7
申请日：2023-03-08
Applicant: 北京大学
IPC: G06F7/70
Abstract: 本发明提供一种去相关性随机比特流的生成方法及系统，属于存储与计算技术领域，本发明利用器件在非易失阻变模式下的概率性set/reset切换，调节脉冲幅值或脉宽，将reset‑set脉冲对设置为概率性切换，将产生基准概率的脉冲平均分为Nsegment段，并在每一段脉冲序列的起始端位置插入确定性reset‑概率性set脉冲对，或在每段脉冲序列的起始位置插入概率性reset脉冲，并在每段脉冲序列的末端位置插入确定性set脉冲，由此固定脉冲条件，鉴于器件在非易失阻变模式下可随机reset/set，每一段脉冲序列对应产生的随机比特流将被随机置0，由此可产生互相独立且互不相关的且概率可调的随机比特流。
-
公开(公告)号：CN115664422A
公开(公告)日：2023-01-31
申请号：CN202211361259.X
申请日：2022-11-02
Applicant: 北京大学
Abstract: 本发明提出了一种分布式逐次逼近型模数转换器及其运算方法，属于半导体CMOS超大规模集成电路中的存内计算技术领域。本发明把传统SAR‑ADC中用于产生参考电压的电容型DAC与SAR逻辑电路独立出来，让存内计算系统内的多个ADC单元共用。并且在每个DSADC单元中仅需一个SA与两个寄存器，一个存储比较器输出结果，一个存储比较器下一次开启的序号。本发明DSADC单元中的SA开启次数随读出位数线性增加，所需功耗与面积都远小于SAR‑ADC与Flash‑ADC。假如输出数据存在稀疏性时，本发明能利用输出数据的稀疏性特点进一步降低功耗与提高转换速度。本发明降低了当存内计算系统内需要使用多个模数转换器时，所使用的多个模数转换器消耗的总面积与功耗。
-
公开(公告)号：CN112070220B
公开(公告)日：2023-01-17
申请号：CN202010783712.0
申请日：2020-08-06
Applicant: 北京大学
Abstract: 本发明涉及一种基于非线性器件的原位自激活神经网络电路及神经网络运算方法。该原位自激活神经网络电路包含多层，其中至少一层包含输入模块、IMT‑RRAM阵列和输出模块：所述输入模块，用于将神经网络的该层向量信号的模拟量传递给IMT‑RRAM阵列进行运算；所述IMT‑RRAM阵列，包含多个存储单元，每个存储单元包含一个IMT‑RRAM器件即绝缘体‑金属转变式自选择阻变存储器；所述输出模块，用于将IMT‑RRAM阵列的计算结果的模拟信号传递到下一层。本发明实现了先激活再乘加的神经网络架构，在保持原有神经网络架构运算精度的同时，节省了大量的面积和外围电路带来的功耗。
-
公开(公告)号：CN112633487A
公开(公告)日：2021-04-09
申请号：CN202011564118.9
申请日：2020-12-25
Applicant: 北京大学
IPC: G06N3/063
Abstract: 本发明公开了一种卷积神经网络最大池化层电路，包含两个选通器、一个模拟数字转化器和一个阻值变化单元，阻值变化单元的两端分别连接两个选通器的输出端，其中第一选通器的一输入端接外部输入信号r1，另一输入端接地，控制端接外部控制信号c1；第二选通器的一输入端接前端电路的阻值变化单元交叉阵列中一根位线的输出，另一输入端接地，控制端接外部控制信号c1的逻辑取反信号；所述模拟数字转化器的模拟输入端与第二选通器的输出端相连，输出为数字信号，控制端连外部控制信号c2。该最大池化层电路利用阻值变化单元的内在机理完成小阵列中最大值的寻找，相比传统CMOS电路结构得到极大的简化，能够极大提升神经网络加速芯片的速度并降低能耗。
-
公开(公告)号：CN104485416B
公开(公告)日：2018-11-27
申请号：CN201410669565.9
申请日：2014-11-20
Applicant: 北京大学
IPC: H01L45/00
Abstract: 本发明提供一种采用超材料电极结构的阻变存储器及其制备方法。该阻变存储器包括衬底和位于衬底上的电极‑阻变层‑电极结构，所述电极采用能够对电磁场产生共振的超材料结构。首先在衬底上采用传统半导体CMOS工艺生长阻变薄膜材料层；然后利用光刻胶作为牺牲层，利用传统半导体CMOS工艺的光刻技术，通过牺牲层在阻变薄膜材料层上刻蚀出超材料结构的电极图形；再在刻蚀出的图形上淀积金属电极材料，去除牺牲层后即形成阻变存储器结构。本发明将超材料做成电极结构应用在阻变存储器中，通过电磁波的非接触式激励来实现存储状态的改变，可以应用到电磁开关、电磁波探测等方面，极大的丰富了阻变存储器的应用。
-
Patent Agency Ranking
公开(公告)号：CN106229407A
公开(公告)日：2016-12-14
申请号：CN201610809598.8
申请日：2016-09-08
Applicant: 北京大学
IPC: H01L45/00
CPC classification number: H01L45/14 , H01L45/16 , H01L45/165
Abstract: 本发明提供一种高一致性的阻变存储器件及其制备方法，属于CMOS超大规模集成电路技术领域。该阻变存储器包括衬底和位于衬底上的下电极-阻变薄膜-上电极结构，下电极位于衬底之上，上、下电极之间为阻变薄膜，所述阻变薄膜的局部掺杂金属，所述掺杂区域为器件工作区域的50％—10％。本发明阻变存储器的到底通道更加容易在局域化掺杂的区域形成熔断，从而将导电通道的随机产生与熔断限定在局部掺杂的区域内，有效降低了导电通道的随机性，从而提高阻变存储器的一致性。
-
公开(公告)号：CN103258958B
公开(公告)日：2015-09-23
申请号：CN201310174161.8
申请日：2013-05-13
Applicant: 北京大学
Abstract: 本发明公布了一种有机阻变存储器及其制备方法。所述存储器的衬底为绝缘材料，器件单元为横向的MIM电容结构；该MIM结构的两侧电极分别为ITO(氧化铟锡)和Al电极；中间功能层为两个聚对二甲苯层构成的双层结构；在两个聚对二甲苯层的界面处进行局部氧化修饰，从而形成有利于导电通道形成的薄弱区域，可以人为控制导电通路的位置与尺寸。本发明提出的有机阻变存储器能够提高器件的一致性，同时横向器件结构有利于器件阻变机制的观测和表征，所采用的聚对二甲苯制备成本低，且为透明介质。
-
公开(公告)号：CN103258958A
公开(公告)日：2013-08-21
申请号：CN201310174161.8
申请日：2013-05-13
Applicant: 北京大学
Abstract: 本发明公布了一种有机阻变存储器及其制备方法。所述存储器的衬底为绝缘材料，器件单元为横向的MIM电容结构；该MIM结构的两侧电极分别为ITO(氧化铟锡)和Al电极；中间功能层为两个聚对二甲苯层构成的双层结构；在两个聚对二甲苯层的界面处进行局部氧化修饰，从而形成有利于导电通道形成的薄弱区域，可以人为控制导电通路的位置与尺寸。本发明提出的有机阻变存储器能够提高器件的一致性，同时横向器件结构有利于器件阻变机制的观测和表征，所采用的聚对二甲苯制备成本低，且为透明介质。
-
公开(公告)号：CN103227284A
公开(公告)日：2013-07-31
申请号：CN201310169538.0
申请日：2013-05-09
Applicant: 北京大学
Abstract: 本发明涉及一种高一致性的高速阻变存储器及其制备方法，阻变存储器包括：底电极、阻变材料薄膜和顶电极，底电极在衬底上，阻变材料薄膜有金属掺杂，掺杂的金属同时满足低导热率和高吉布斯自由能。通过离子注入方法在阻变材料薄膜中注入相应的掺杂金属；本发明中掺杂的金属需要同时满足两个条件：1）金属氧化物对应的金属与氧反应生成氧化物的吉布斯自由能低于掺杂金属对应的吉布斯自由能；2）掺杂金属及对应氧化物的导热率低于阻变材料薄膜的导热率。本发明通过选择符合条件的阻变材料、掺杂材料，用RRAM常用工艺即可制备高一致性的高速阻变存储器，较好提高阻变存储器的性能。
-
公开(公告)号：CN103066207A
公开(公告)日：2013-04-24
申请号：CN201210576710.X
申请日：2012-12-26
Applicant: 北京大学
Abstract: 本发明实施例提供了阻变存储器及其制备方法，所述阻变存储器形成于衬底上，所述阻变存储器包括第一电极、阻变材料和第二电极，所述第一电极、阻变材料和第二电极均位于所述衬底表面，所述第一电极和所述第二电极相对设置，所述阻变材料位于所述第一电极和所述第二电极之间，且同时与所述第一电极和所述第二电极接触；所述第一电极与所述衬底的接触面面积大于所述第一电极与所述阻变材料相接触的第一接触面的面积，和/或所述第二电极与所述衬底的接触面面积大于所述第二电极与所述阻变材料相接触的第二接触面的面积。本发明实施例所提供的阻变存储器具有操作电流小、功耗低等优点。
-
-
-
-
-
-
-
-
-
Search Results
183
records
(took 0.036 seconds)
