公开(公告)号：CN100502033C

公开(公告)日：2009-06-17

申请号：CN200610054736.2

申请日：2006-03-10

Applicant: 尔必达存储器株式会社

Inventor： 大汤静宪 ,  滨田耕治 ,  小此木坚祐 ,  三宅秀治 ,  神月靖 ,  渡边正晴

IPC: H01L29/06 ,  H01L21/3213 ,  H01L21/30 ,  H01L21/00

Abstract: 本发明提供半导体芯片，其含有具有半导体器件区域和多孔单晶层的半导体衬底，其特征在于，所述半导体器件区域形成于所述半导体衬底的主表面部，所述多孔单晶层形成于所述半导体衬底背面的内部区域，且所述多孔单晶层包括从所述半导体衬底背面在所述半导体衬底的内部方向上连续的侵蚀孔、形成于所述侵蚀孔内部表面的氧化膜、及单晶部分。

公开(公告)号：CN100479058C

公开(公告)日：2009-04-15

申请号：CN200410096249.3

申请日：2004-11-25

Applicant: 尔必达存储器株式会社

Inventor： 藤泽宏树

IPC: G11C11/4063 ,  G11C7/00

CPC classification number: G11C7/109 ,  G11C7/1066 ,  G11C7/1072 ,  G11C7/1078 ,  G11C7/22 ,  G11C7/222 ,  G11C8/06 ,  G11C11/4076 ,  G11C11/4096

Abstract: 一种具有对应于和外部输出信号同步的两个内部时钟信号的锁存电路的两个锁存系统。该内部时钟信号和外部时钟信号的上升沿同步，并被产生为具有对应于外部时钟信号外部时钟频率1/2的频率的单触发脉冲。

公开(公告)号：CN100472651C

公开(公告)日：2009-03-25

申请号：CN200410097379.9

申请日：2004-11-29

Applicant: 尔必达存储器株式会社

Inventor： 越川康二 ,  堂野千晶

IPC: G11C11/401 ,  G11C11/41 ,  H01L27/105 ,  H01L21/8239

CPC classification number: G11C11/4094 ,  G11C7/12 ,  G11C2207/2227

Abstract: 一种半导体存储装置，能够抑制芯片面积的增大，减小交扰不良所造成的位线和字线之间的短路所造成的低电功率(パワ一ダウン)时的漏电流。包含连接在把预充电电位给予位线的电源线(VBLR)和位线之间、在栅极端子输入控制信号(BLEQT)的预充电·均衡用的NMOS晶体管，低电功率时，对晶体管的栅极端子提供比通常动作时的预充电动作时施加的电位VPP(例如3.2)低的电位(0.7～1.4)，从而减小了交扰不良所造成的位线和字线之间的短路所造成的漏电流。

公开(公告)号：CN100454519C

公开(公告)日：2009-01-21

申请号：CN200610132138.2

申请日：2006-10-10

Applicant: 尔必达存储器株式会社

Inventor： 白竹茂

IPC: H01L21/8242 ,  H01L27/108

Abstract: 通过使用氮化硅膜103作为掩模在存储器单元区M内以以下状态形成栅沟槽108，所述状态是指通过栅绝缘膜101s、保护膜102以及氮化硅膜103覆盖P型外围电路P区中的和N型外围电路N区中的半导体衬底100。然后在所述栅沟槽108的内壁上形成栅绝缘膜109，并将包含有N型杂质的硅膜110嵌入所述栅沟槽108。然后去除所述氮化硅膜103，在整个表面上形成非掺杂硅膜，在此之后，将P型杂质引入P区上的非掺杂硅膜内，并将N型杂质引入M区和N区上的非掺杂硅膜内。

公开(公告)号：CN100452418C

公开(公告)日：2009-01-14

申请号：CN200610006478.0

申请日：2006-02-09

Applicant: 尔必达存储器株式会社

Inventor： 浅野勇 ,  藤幸雄 ,  中井洁 ,  川越刚

IPC: H01L27/24 ,  G11C11/00

CPC classification number: G11C13/0004 ,  G11C13/003 ,  G11C2213/78 ,  G11C2213/79 ,  H01L27/2436 ,  H01L27/2463 ,  H01L27/2481 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/144

Abstract: 本发明的相变存储器装置具有：半导体基板；分别设置在矩阵状排列的多个字线和多个位线的各交点上的一个MOS晶体管；多个相变存储器元件，在半导体基板上堆积相变材料的相变层中，在和一个MOS晶体管的扩散层的上部相对的区域中形成，存储保持多位数据；以及下部电极构造，使多个相变存储器元件中的每一个与一个MOS晶体管的扩散层电连接。

公开(公告)号：CN100444379C

公开(公告)日：2008-12-17

申请号：CN200410088107.2

申请日：2004-10-15

Applicant: 尔必达存储器株式会社

Inventor： 船场诚司 ,  西尾洋二

IPC: H01L25/00

CPC classification number: H01L23/544 ,  H01L25/0657 ,  H01L25/18 ,  H01L2223/5444 ,  H01L2224/16 ,  H01L2225/06513 ,  H01L2225/06527 ,  H01L2225/06572 ,  H01L2924/15311 ,  H01L2924/15331

Abstract: 每个层叠的存储芯片具有ID产生器电路，用来根据其制造工艺产生识别信息。由于存储芯片的制造工艺意味着工艺变化，即使ID产生器电路在设计上相同，各个ID产生器电路产生的ID彼此不同。存储控制器指示ID检测电路检测各个存储芯片的ID，并基于检测的ID单个地控制各个存储芯片。

公开(公告)号：CN101320749A

公开(公告)日：2008-12-10

申请号：CN200810125405.2

申请日：2008-06-05

Applicant: 尔必达存储器株式会社

Inventor： 上田靖彦 ,  藤本紘行

IPC: H01L29/10 ,  H01L29/423 ,  H01L29/78 ,  H01L21/336 ,  H01L21/302 ,  H01L21/28

CPC classification number: H01L29/66621 ,  H01L21/823437 ,  H01L21/823481 ,  H01L27/10876 ,  H01L29/4236

Abstract: 提供一种半导体装置及其制造方法，可将加工沟槽时产生的飞边有效去除的同时使沟槽的形状最佳化，并不会产生寄生沟道、泄漏电流。在这种半导体装置中，沟槽(11)使位于活性区域(K)侧、并与开口部(11a)连接的一对第2内壁(11c)的截面轮廓线形成为大致直线状，具有以下工序：第1飞边去除工序，通过氢烘烤处理去除或减少飞边(11e)；保护膜形成工序，通过氧化处理在沟槽(11)的表面形成保护膜(14)；和第2飞边去除工序，对形成了保护膜(14)的沟槽(11)的表面进行氢烘烤，使第2内壁(11c)的截面轮廓线保持大致直线状，同时进一步去除或减少残存的飞边(11e)。

公开(公告)号：CN101303883A

公开(公告)日：2008-11-12

申请号：CN200810094932.1

申请日：2008-04-30

Applicant: 尔必达存储器株式会社

Inventor： 梶谷一彦

IPC: G11C7/10 ,  G06F13/18

CPC classification number: G06F13/4243 ,  G06F13/1605

Abstract: 提供一种每当有读出请求时可变更优先顺序的、不会占有存储总线的半导体存储装置、存储器访问控制系统及数据的读出方法。该半导体存储装置具有：主存储器，与地址建立关联并存储数据；读出请求输入部，输入读出请求，该读出请求将读出数据时参照的地址信息、及表示读出该数据时的优先度的优先度信息建立关联；读出数据存储部，使数据与优先度信息建立关联并存储；数据读出部，将与读出请求输入部输入的地址信息相应的数据从主存储器读出；读出数据注册部，使输入到读出请求输入部中的优先度信息、及数据读出部读出的数据建立关联，并存储到读出数据存储部中；和优先处理控制部，从读出数据存储部中建立关联并存储的优先度信息和数据中，选择并输出优先度最高的数据。

公开(公告)号：CN100428445C

公开(公告)日：2008-10-22

申请号：CN200610110139.7

申请日：2006-08-07

Applicant: 尔必达存储器株式会社

Inventor： 荒尾孝 ,  小柳贤一 ,  米田贤司 ,  中西成彦 ,  五味秀树

IPC: H01L21/8242 ,  H01L21/02 ,  H01L21/314

Abstract: 首先，制备提供了存储单元的主要部分的基体结构，以及此后在该基体结构上形成包括多晶硅膜的下电极。接下来，在预定温度热氮化下电极的表面以形成氮化硅膜。在下电极的热氮化中，温度被增加到预定氮化温度，此后以比通常更平缓的速率降低温度。此后在下电极上形成氧化铝(Al2O3)或其他金属氧化物介电膜作为电容性绝缘膜，以及在电容性绝缘膜上形成上电极。

公开(公告)号：CN100424851C

公开(公告)日：2008-10-08

申请号：CN200510092296.5

申请日：2005-08-26

Applicant: 尔必达存储器株式会社

Inventor： 田中克彦

IPC: H01L21/768 ,  H01L21/28

CPC classification number: H01L21/76877 ,  H01L21/28556 ,  H01L21/7685 ,  H01L21/76876

Abstract: 通过如下步骤来实现制造半导体器件的方法。在置于室中的半导体基片的导电部分上形成层间绝缘膜；形成接触孔以通过层间绝缘膜到达导电部分；形成阻挡金属层以覆盖接触孔的侧壁部分的底部；从含氟的材料气体中形成钨层，并且通过后净化工艺从钨层中去除氟，形成的钨层填充其中已形成了阻挡金属层的接触孔。