基于短距无线通信数据的关系挖掘方法

    公开(公告)号:CN109348456A

    公开(公告)日:2019-02-15

    申请号:CN201811209363.0

    申请日:2018-10-17

    Applicant: 安徽大学

    Abstract: 本发明公开了一种基于短距无线通信数据的关系挖掘方法,包括:收集短距离无线通信数据和相应的辅助数据;对短距离无线通信数据进行预处理,从而获得关系集;根据获得的关系集使用预设的映射方法来计算相应的映射比例,并配合随机映射比例来验证所述预设的映射方法是否有效,从而筛选出有效的映射方法;利用筛选出的有效的映射方法进行短距无线通信网络节点到社交网络的映射,从而实现关系挖掘。通过该方法可以找出短距离无线网络中隐含的社会关系,使得短距离无线网络与社交网络关系进行映射,并验证映射方法的合理性。

    失调电压自适应数字校准型灵敏放大器

    公开(公告)号:CN108231100A

    公开(公告)日:2018-06-29

    申请号:CN201810252339.9

    申请日:2018-03-26

    Applicant: 安徽大学

    Abstract: 本发明公开了一种失调电压自适应数字校准型灵敏放大器,是一种可以有效降低失调电压的灵敏放大器电路结构,该结构利用简单的外围电路实现灵敏放大器失调电压的校准补偿以及补偿状态锁存操作,达到了大幅度降低失调电压的目的;同时由于失调电压的降低,有效的提升了静态随机存储器读取电路的设计裕度,进而降低了单元读取时产生的功耗消耗,并提升了静态随机存储器的数据读取速度。

    一种双端流水线型复制位线电路

    公开(公告)号:CN104575590B

    公开(公告)日:2017-06-09

    申请号:CN201510017119.4

    申请日:2015-01-13

    Applicant: 安徽大学

    Abstract: 本发明公开了一种双端流水线型复制位线电路,其具体实现根据流水次数不同有两种实现方式,该电路能够降低SRAM中灵敏放大器控制时序产生电路的工艺偏差,即提高了SRAM中灵敏放大器控制时序产生电路的工艺容忍能力,可以在不影响位线预充时间、不大幅度增大设计面积的情况下将工艺偏差降低为传统复制位线的且为了保证本发明电路的平均延迟与传统复制位线电路的相等,则有流水次数N=M*K,且当M=1时,即复制位线长度与传统相等时,得到SAE的工艺偏差最小,为传统复制位线产生的SAE的偏差的1/N。

    一种高性能混合型内容可寻址存储器控制单元

    公开(公告)号:CN103531232B

    公开(公告)日:2016-06-29

    申请号:CN201310520212.8

    申请日:2013-10-28

    Applicant: 安徽大学

    Abstract: 本发明公开了一种高性能混合型内容可寻址存储器控制单元,该控制单元包括:反相器、PMOS管P0、NMOS管N2、NMOS管N3、NMOS管N4与NMOS管N5;其中,所述PMOS管P0的漏极与所述NMOS管N3的漏极相连,且所述PMOS管P0的栅极与所述NMOS管N2的漏极、所述NMOS管N3的栅极及所述NMOS管N4的漏极相连;所述NMOS管N2的栅极经由反相器与所述NMOS管N4的栅极以及所述NMOS管N5的栅极相连。通过采用本发明公开的控制单元,增强了匹配线稳定性和提高放电速度。

    低压的带隙基准电路
    99.
    发明授权

    公开(公告)号:CN103926966B

    公开(公告)日:2015-07-08

    申请号:CN201410146385.2

    申请日:2014-04-11

    Applicant: 安徽大学

    Abstract: 本发明公开了一种低压的带隙基准电路,包括第一部分和第二部分;第一部分包含由第一启动电路和两个对称的放大器构成的带隙基准,放大器的输出通过电流镜结构反馈到输入端,为该放大器提供所需的部分电流;带隙基准通过两个PNP的BJT使放大器的两个输入管的栅极强制相等,从而产生一个正温度系数电压(PTAT电压),为本电路中提供电流源,同时将其中一个放大器的栅极经过分压电阻为第二部分提供输入PTAT偏置电压;第二部分包括由第二启动电路和6个级联的OVF电路构成的带隙基准,每一个OVF电路的输入和输出端接在一起,构成负反馈,该带隙基准的输出端连接有单位增益缓冲器。能实现在低电压条件下的带隙基准电路,且输出电压的稳定性高。

    一种双列交错复制位线电路

    公开(公告)号:CN104485133A

    公开(公告)日:2015-04-01

    申请号:CN201410746950.9

    申请日:2014-12-08

    Applicant: 安徽大学

    Abstract: 本发明公开了一种双列交错复制位线电路,其时钟信号线CK直接连接到正接的第一组2N个放电单元RC的第一字线控制信号端WLL上,在时钟信号有效时,与第一组2N个放电单元RC的第一位线信号端BL连接的第一复制位线RBL放电;随后,第一复制位线RBL通过第一反相器I1连接到反接的第二组2N个放电单元RC的第一字线控制信号端WLL上,因此与第二组2N个放电单元RC的第一位线信号端BL连接的第一复制位线RBL继续放电,最后通过第二反相器I2向存储阵列模块输出灵敏放大器使能信号SAE。本发明实施例能够提高SRAM时序产生电路工艺鲁棒性,并且可以在不改变传统放电单元RC内部结构的情况下进一步降低工艺偏差。

Patent Agency Ranking