知搜-全球专利检索

  1. Login
  2. Sign Up

Search Results

9 records (took 0.028 seconds)

    半导体装置
    1.
    发明公开
    半导体装置 审中-实审

    公开(公告)号：CN114203817A

    公开(公告)日：2022-03-18

    申请号：CN202110646851.3

    申请日：2021-06-10

    Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

    Inventor： 入船裕行 ,  河野洋志 ,  水上诚 ,  镰田周次

    IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

    Abstract: 实施方式的半导体装置具有第一电极、第二电极、第一导电型的第一半导体层、第二导电型的第二半导体层、第一导电型的第三半导体层、第一导电型的第一有源区域、以及第三电极。所述第一半导体层设于所述第一电极与所述第二电极之间。所述第二半导体层设于所述第一半导体层之上。所述第一有源区域在第二方向上与所述第二半导体层邻接。所述第一有源区域具有所述第一上部与第二下部。所述第一下部在所述第二方向上的宽度的平均值比所述第一上部在所述第二方向上的宽度的平均值大。所述第三半导体层与所述第二电极电连接。所述第三电极隔着绝缘膜设于与所述第一有源区域之间。

    半导体装置及其制造方法
    2.
    发明公开
    半导体装置及其制造方法 无效

    公开(公告)号：CN102201438A

    公开(公告)日：2011-09-28

    申请号：CN201110051304.7

    申请日：2011-03-03

    Applicant: 株式会社东芝

    Inventor： 柳泽晓 ,  镰田周次

    IPC: H01L29/739 ,  H01L29/06 ,  H01L29/10 ,  H01L29/36 ,  H01L21/331

    CPC classification number: H01L29/7397 ,  H01L29/0623 ,  H01L29/0653 ,  H01L29/0834 ,  H01L29/4236

    Abstract: 本发明提供一种在维持低导通电阻的同时高性能化的半导体装置及其制造方法。本发明提供一种半导体装置，其特征在于，具备：第一导电型的第一半导体层；选择性地设置在上述半导体层的第一主面上的第二导电型的第一半导体区域；与上述第一半导体区域接触且选择性地设置在上述第一主面上的第一导电型的第二半导体区域；选择性地设置在上述第一半导体区域的表面上的第一导电型的第三半导体区域；与上述第一半导体区域的侧面和底面之间的凸面夹着上述第二半导体区域而相对置地设置的第二导电型的第四半导体区域；以及隔着绝缘膜设置在上述半导体层、上述第一半导体区域、上述第二半导体区域和上述第三半导体区域之上的控制电极。

    功率用半导体装置
    3.
    发明公开
    功率用半导体装置 无效

    公开(公告)号：CN102694018A

    公开(公告)日：2012-09-26

    申请号：CN201210060032.1

    申请日：2012-03-09

    Applicant: 株式会社东芝

    Inventor： 镰田周次 ,  小林政和

    IPC: H01L29/739 ,  H01L29/423

    CPC classification number: H01L29/7397 ,  H01L29/0834 ,  H01L29/51

    Abstract: 本发明提供一种功率用半导体装置，具备p型集电极层、n型基极层、p型基极层、n型源极层、栅电极、层间绝缘膜、集电极以及发射极。p型基极层的杂质浓度从p型基极层的上端部朝向n型基极层而单调减少。栅电极具有第1部分和第2部分。第1部分隔着栅极绝缘膜的第1部分而与p型基极层的底端部相对。第2部分与栅电极的第1部分的上部连续并隔着栅极绝缘膜的第2部分而与p型基极层的上端部相对。在栅极绝缘膜的第1部分与p型基极层的底端部之间形成粒子数反转层的阈值大于等于在栅极绝缘膜的第2部分与p型基极层的上端部之间形成粒子数反转层的阈值。

    半导体装置
    7.
    发明公开
    半导体装置 无效

    公开(公告)号：CN105321997A

    公开(公告)日：2016-02-10

    申请号：CN201510100815.1

    申请日：2015-03-06

    Applicant: 株式会社东芝

    Inventor： 镰田周次

    IPC: H01L29/739 ,  H01L29/423

    CPC classification number: H01L29/7395 ,  H01L29/0692 ,  H01L29/1095 ,  H01L29/42368 ,  H01L29/42376 ,  H01L29/4238 ,  H01L29/7397

    Abstract: 半导体装置包括：半导体衬底，具有第一面、及第二面；第一半导体层，设置在半导体衬底的第一面侧；第二半导体层，设置在第一半导体层的第二面侧；第三半导体层，设置在第二半导体层的第二面侧；栅极层，设置在半导体衬底内部，在第一方向延伸，在第二方向上并列配置，第一面侧的端部比第三半导体层靠近第一面侧；第一半导体区域，设置在第一栅极层与第二栅极层之间的第三半导体层；栅极绝缘膜，设置在第一栅极层与第二半导体层、第三半导体层、及第一半导体区域之间，与除第一半导体区域外的区域之间的膜厚是厚于与第一半导体区域之间的膜厚；发射电极，电连接第一半导体区域；及集电极，电连接第一半导体层。

    半导体装置
    8.
    发明公开
    半导体装置 无效

    公开(公告)号：CN104882474A

    公开(公告)日：2015-09-02

    申请号：CN201410452729.2

    申请日：2014-09-05

    Applicant: 株式会社东芝

    Inventor： 镰田周次

    IPC: H01L29/739

    CPC classification number: H01L29/7397 ,  H01L29/0619 ,  H01L29/0696 ,  H01L29/402 ,  H01L29/4238 ,  H01L29/739 ,  H01L29/0603 ,  H01L29/7393

    Abstract: 本发明提供一种能够提高破坏耐量的半导体装置。实施方式的半导体装置包括：半导体基板；多个第一导电型的第一半导体层，设置在半导体基板正面，沿着第一方向延伸，并且隔着栅极绝缘膜被栅极层包围；多个第一导电型的第二半导体层，位于第一半导体层之间；第一导电型的第三半导体层，配置在第一半导体层的第一方向的端部，隔着栅极绝缘膜被栅极层包围；第二导电型的第四半导体层，设置在第二半导体层；第一导电型的第六半导体层，设置在半导体基板背面；第二导电型的第七半导体层，设置在第六半导体层与第一、第二及第三半导体层之间；射极电极，电连接于第四半导体层与第五半导体层；以及集极电极，电连接于第六半导体层。

    半导体器件
    9.
    发明公开
    半导体器件 无效

    公开(公告)号：CN104425393A

    公开(公告)日：2015-03-18

    申请号：CN201410070604.3

    申请日：2014-02-28

    Applicant: 株式会社东芝

    Inventor： 镰田周次

    IPC: H01L23/10 ,  H01L29/868

    CPC classification number: H01L23/49541 ,  H01L23/051 ,  H01L23/49575 ,  H01L2924/0002 ,  H01L2924/00

    Abstract: 提供具有高可靠性的压接型的半导体器件。实施方式的半导体器件包括：框体；半导体元件，配置在框体的内侧，在第1面具有第1电极，在与第1面相反侧的第2面具有第2电极；第1电极块，设置在第1面侧，与第1电极电连接；第1连接部，连接第1电极块和框体；第2电极块，设置在第2面侧，与第2电极电连接；以及第2连接部，连接第2电极块和框体。而且，第1连接部或第2连接部具有在局部对压力或温度的耐性低的脆弱部。

Patent Agency Ranking