公开(公告)号：CN102623499B

公开(公告)日：2015-12-09

申请号：CN201210017576.X

申请日：2012-01-19

Applicant: 株式会社东芝

Inventor： 斋藤涉 ,  小野升太郎 ,  仲敏行 ,  谷内俊治 ,  渡边美穗 ,  山下浩明

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/06

CPC classification number: H01L29/7811 ,  H01L29/0619 ,  H01L29/0634 ,  H01L29/0865 ,  H01L29/0878 ,  H01L29/0882 ,  H01L29/1095 ,  H01L29/42356 ,  H01L29/42368 ,  H01L29/42372 ,  H01L29/4238 ,  H01L29/7395

Abstract: 实施方式的半导体元件具备：第1导电型的第1半导体层、第1导电型的第2半导体层、第2导电型的第3半导体层、第1导电型的第4半导体层、第1控制电极、引出电极、第2控制电极、第3控制电极。上述第1控制电极与上述第2半导体层、上述第3半导体层以及上述第4半导体层隔着第1绝缘膜对置。上述引出电极与上述第1控制电极电连接，设置在上述第2半导体层之上。上述第2控制电极以及上述第3控制电极与上述引出电极电连接，在上述引出电极下隔着第2绝缘膜与上述第2半导体层对置。在上述引出电极下的上述第2半导体层的表面没有设置上述第3半导体层。上述第2控制电极的电阻比上述第3控制电极的电阻高。

公开(公告)号：CN102694019A

公开(公告)日：2012-09-26

申请号：CN201110255497.8

申请日：2011-08-31

Applicant: 株式会社东芝

Inventor： 吉冈启 ,  齐藤泰伸 ,  藤本英俊 ,  大野哲也 ,  斋藤涉 ,  杉山亨

IPC: H01L29/778 ,  H01L21/335

CPC classification number: H01L29/7787 ,  H01L23/3171 ,  H01L29/0661 ,  H01L29/2003 ,  H01L29/402 ,  H01L29/41758 ,  H01L29/4236 ,  H01L29/66462 ,  H01L29/7786 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供氮化物半导体器件及其制造方法。氮化物半导体器件具备第1半导体层、第2半导体层、第1电极、第2电极、第3电极、第1绝缘膜和第2绝缘膜。第2半导体层设置在第1半导体层之上。第2半导体层包含具有比第1半导体层的禁带宽度还宽的禁带宽度的氮化物半导体。第2半导体层具有孔部。第1电极设置在孔部内。第2电极设置在第2半导体层之上。第3电极在第2半导体层之上，在第2电极之间夹着第1电极地设置，与第2半导体层电连接。第1绝缘膜是含有氧的膜。第1绝缘膜设置在第1电极和孔部的内壁之间及第1电极和第2电极之间，与第3电极分离设置。第2绝缘膜是含有氮的膜。第2绝缘膜在第1电极和第3电极之间与第2半导体层相接地设置。

公开(公告)号：CN102623498A

公开(公告)日：2012-08-01

申请号：CN201110241197.4

申请日：2011-08-22

Applicant: 株式会社东芝

Inventor： 斋藤涉 ,  藤本英俊

IPC: H01L29/78 ,  H01L29/205

CPC classification number: H01L29/42316 ,  H01L29/1066 ,  H01L29/2003 ,  H01L29/4236 ,  H01L29/66462 ,  H01L29/7781

Abstract: 根据实施方式，半导体元件具备：第1半导体层，在支承基板上N面生长，包含AlXGa1-XN(0≤X＜1)；第2半导体层，形成在上述第1半导体层上，包含无掺杂或第1导电型的AlYGa1-YN(0＜Y≤1，X＜Y)；以及第3半导体层，形成在上述第2半导体层上，包含AlZGa1-ZN(0≤Z＜1，Z＜Y)。实施方式的半导体元件具备与上述第3半导体层连接的第1主电极、与上述第3半导体层连接的第2主电极、以及设置在上述第1主电极与上述第2主电极之间的上述第3半导体层之上的栅极电极。上述第3半导体层的厚度在上述栅极电极下选择性地变薄。

公开(公告)号：CN102237409A

公开(公告)日：2011-11-09

申请号：CN201110105565.2

申请日：2011-03-18

Applicant: 株式会社东芝

Inventor： 斋藤涉 ,  小野升太郎 ,  薮崎宗久 ,  谷内俊治 ,  渡边美穗

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/51

CPC classification number: H01L29/7813 ,  H01L29/0619 ,  H01L29/0634 ,  H01L29/0638 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/402 ,  H01L29/408 ,  H01L29/512 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66734 ,  H01L29/7811

Abstract: 一种功率半导体器件，具备：第一导电类型的第一半导体层；上述第一导电类型的第二半导体层和第二导电类型的第三半导体层，横向上周期性地设置在第一半导体层之上；上述第二导电类型的第四半导体层，设置在上述第三半导体层之上；上述第一导电类型的第五半导体层，选择性地设置在上述第四半导体层的表面；第一主电极，与上述第一半导体层连接；第二主电极，与上述第四半导体层和上述第五半导体层连接；第一绝缘膜，设置在从上述第五半导体层的表面直至上述第二半导体层的沟槽的侧壁；第二绝缘膜，设置在比上述第一绝缘膜靠近上述沟槽的底部侧，介电常数高于上述第一绝缘膜；控制电极，隔着上述第一绝缘膜和上述第二绝缘膜填充在上述沟槽中。

公开(公告)号：CN101997034A

公开(公告)日：2011-03-30

申请号：CN201010263767.5

申请日：2010-08-25

Applicant: 株式会社东芝

Inventor： 斋藤涉 ,  小野升太郎 ,  薮崎宗久 ,  羽田野菜名 ,  渡边美穗

IPC: H01L29/78 ,  H01L29/06

CPC classification number: H01L29/7802 ,  H01L29/0634 ,  H01L29/0649 ,  H01L29/0653 ,  H01L29/0873 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/7843

Abstract: 本发明的一形态的电力半导体元件，在第一导电型的第一半导体层上，通过在沿着其表面的第一方向上周期性地重复而配置着第一导电型的第二半导体层及第二导电型的第三半导体层。在第一半导体层上形成着与其电气连接的第一主电极。第二导电型的第四半导体层以与第三半导体层连接的方式设置着。在所述第四半导体层表面，选择性地设置着第一导电型的第五半导体层。在第四半导体层及第五半导体层的表面，设置着与其电气连接的第二主电极。在第四半导体层、所述第五半导体层及所述第二半导体层的表面隔着栅极绝缘膜设置着控制电极。在第二半导体层中，形成着填埋沟槽而设置的第一绝缘膜。

公开(公告)号：CN101924132A

公开(公告)日：2010-12-22

申请号：CN201010144886.9

申请日：2010-03-18

Applicant: 株式会社东芝

Inventor： 斋藤涉 ,  小野昇太郎 ,  薮崎宗久 ,  羽田野菜名 ,  渡边美穗

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/36

Abstract: 本发明提供一种功率用半导体器件，其特征在于，具备：在n+漏层之上，横向交替配置的n柱层以及p柱层；设置在p柱层的表面的p基层；形成在p基层的表面的n源层；横向交替设置的表面p柱层以及表面n柱层；与n+漏层电连接的漏电极；在p基层、表面p柱层、以及表面n柱层之间隔着绝缘膜形成的栅电极；以及与p柱层和n源层的表面接合的源电极，表面p柱层设置在两个p基层之间设置的至少一个p柱层之上，设置在表面p柱层之下的p柱层的杂质浓度高于设置在p基层之下的p柱层的杂质浓度。

公开(公告)号：CN101794816A

公开(公告)日：2010-08-04

申请号：CN201010004023.1

申请日：2010-01-14

Applicant: 株式会社东芝

Inventor： 小野昇太郎 ,  斋藤涉 ,  羽田野菜名 ,  大田浩史 ,  渡边美穗

IPC: H01L29/78 ,  H01L29/38

CPC classification number: H01L29/7802 ,  H01L29/0634 ,  H01L29/1095 ,  H01L29/66712 ,  H01L29/7397

Abstract: 本发明提供一种半导体器件，具备：第一导电型的半导体衬底；形成在半导体衬底上的第一导电型的第一半导体区；以及在第一半导体区内，相对于半导体衬底在衬底面方向上分别离开地形成的第二导电型的第二半导体区。关于第二半导体区的活性化的杂质浓度的相对于半导体衬底在衬底面方向上的积分值即电荷量、与关于第一半导体区的活性化的杂质浓度的相对于半导体衬底在衬底面方向上的积分值即电荷量之差，总是为正数，且从第二半导体区的两端的接合面中的半导体衬底侧的第一接合面的深度朝向第二半导体区的两端的接合面中的与第一接合面相反一侧的第二接合面的深度增加。

公开(公告)号：CN100521228C

公开(公告)日：2009-07-29

申请号：CN03160102.2

申请日：2003-09-25

Applicant: 株式会社东芝

Inventor： 斋藤涉 ,  大村一郎 ,  木下浩三

IPC: H01L29/00

CPC classification number: H01L29/7813 ,  H01L29/0634 ,  H01L29/0653 ,  H01L29/0696

Abstract: 公开了一种功率半导体元件，包括：横方向上周期性地形成第1导电型的第1半导体层和第2导电型的第2半导体层的半导体层；以及包含该周期性地形成的半导体层的功率半导体元件；所述第1半导体层的纵方向的杂质量分布和所述第2半导体层的纵方向的杂质量分布有所不同。

公开(公告)号：CN1722465A

公开(公告)日：2006-01-18

申请号：CN200510083290.1

申请日：2005-07-13

Applicant: 株式会社东芝

Inventor： 斋藤涉 ,  大村一郎

IPC: H01L29/78

CPC classification number: H01L29/402 ,  H01L29/1066 ,  H01L29/2003 ,  H01L29/404 ,  H01L29/41725 ,  H01L29/432 ,  H01L29/517 ,  H01L29/7786

Abstract: 根据本发明一个实施方案的氮化物半导体器件包括：作为沟道层的未掺杂第一氮化铝镓(AlxGa1－xN(0≤x≤1))层；在所述第一氮化铝镓层上形成的作为阻挡层的未掺杂或n型第二氮化铝镓(AlyGa1－yN(0≤x≤1，x＜y))层；在所述第二氮化铝镓层上形成的作为栅绝缘膜下层的氮化铝(AlN)膜；在所述氮化铝膜上形成的作为栅绝缘膜上层的氧化铝(Al2O3)膜；分别作为与所述第二氮化铝镓层电连接的第一和第二主电极的源极和漏极；以及在所述氮化铝膜上形成的作为控制电极的栅极。

公开(公告)号：CN1639875A

公开(公告)日：2005-07-13

申请号：CN03805205.9

申请日：2003-01-29

Applicant: 株式会社东芝

Inventor： 斋藤涉 ,  大村一郎 ,  大桥弘通

IPC: H01L29/808 ,  H01L29/78 ,  H01L29/861

CPC classification number: H01L29/402 ,  H01L29/1066 ,  H01L29/1075 ,  H01L29/2003 ,  H01L29/41725 ,  H01L29/7787 ,  H01L29/78

Abstract: 一种功率半导体器件包括：非掺杂的GaN沟道层(1)、形成在沟道层(1)上的n型Al0.2Ga0.8N阻挡层(2)、有选择地形成在阻挡层(2)上的p型Al0.1Ga0.9N半导体层(3)、位于半导体层(3)两侧之一上并形成在阻挡层(2)上的漏电极(4)、在至少半导体层(3)和漏电极(4)之间在与半导体层(3)相邻的阻挡层(2)上形成的绝缘膜(7)、和形成在绝缘膜(7)上的场板电极(8)。