公开(公告)号：CN114864684A

公开(公告)日：2022-08-05

申请号：CN202110946289.6

申请日：2021-08-18

Applicant: 株式会社东芝

Inventor： 梶原瑛祐 ,  大野浩志 ,  加藤大望 ,  向井章 ,  藏口雅彦

IPC: H01L29/778 ,  H01L29/51 ,  H01L21/335

Abstract: 提供一种能够提高特性的半导体装置及其制造方法。根据实施方式，半导体装置包含：第1～第3电极；第1、第2半导体区域；以及第1、第2绝缘构件。第1半导体区域包含Alx1Ga1‑x1N(0≤x1

公开(公告)号：CN108321198B

公开(公告)日：2021-06-08

申请号：CN201710766840.2

申请日：2017-08-31

Applicant: 株式会社东芝

Inventor： 清水达雄 ,  斋藤尚史 ,  大野浩志

IPC: H01L29/778 ,  H01L29/40 ,  H01L21/335

Abstract: 本发明涉及半导体装置、电源电路、计算机和半导体装置的制造方法，提供能够抑制电流崩塌的半导体装置。实施方式的半导体装置具备：第一氮化物半导体层，包含Ga；第二氮化物半导体层，设置于第一氮化物半导体层上，带隙比第一氮化物半导体层大，包含Ga；第一电极及第二电极，设置于第一氮化物半导体层上且与第一氮化物半导体层电连接；栅电极，设置于第一电极与第二电极之间；导电层，设置于第二氮化物半导体层上，与第二电极之间的第一距离小于第二电极与栅电极之间的第二距离，与第一电极或者栅电极电连接；第一氧化铝层，设置于栅电极与第二电极之间，设置于第二氮化物半导体层与导电层之间；氧化硅层；以及第二氧化铝层。

公开(公告)号：CN105280775A

公开(公告)日：2016-01-27

申请号：CN201510245637.1

申请日：2015-05-14

Applicant: 株式会社东芝

Inventor： 彦坂年辉 ,  大野浩志 ,  布上真也

IPC: H01L33/32 ,  H01L33/00

CPC classification number: H01L29/2003 ,  H01L21/02381 ,  H01L21/0243 ,  H01L21/02433 ,  H01L21/02458 ,  H01L21/0254 ,  H01L21/02609 ,  H01L21/0262 ,  H01L21/02639 ,  H01L29/045 ,  H01L29/1075 ,  H01L29/151 ,  H01L29/66143 ,  H01L29/66242 ,  H01L29/66522 ,  H01L29/737 ,  H01L29/7787 ,  H01L29/78 ,  H01L29/872 ,  H01L31/03044 ,  H01L31/035236 ,  H01L31/035281 ,  H01L31/1852 ,  H01L31/1856 ,  H01L33/007 ,  H01L33/12 ,  H01L33/16 ,  H01L33/32 ,  Y02E10/544 ,  Y02P70/521 ,  H01L33/005 ,  H01L2933/0008

Abstract: 根据一个实施方案，提供一种沿第一表面伸展的氮化物半导体层。所述氮化物半导体层包括第一区和第二区。所述第一区在平行于所述第一表面的第一方向上的长度大于所述第一区在平行于所述第一表面且垂直于所述第一方向的第二方向上的长度。所述第二区与所述第一区一起布置在所述第二方向上。所述第二区在所述第一方向上的长度大于所述第二区在所述第二方向上的长度。c轴相对于所述第一区和所述第二区的所述第二方向倾斜。所述c轴与垂直于所述第一表面的第三方向相交。

公开(公告)号：CN104934511A

公开(公告)日：2015-09-23

申请号：CN201510107845.5

申请日：2015-03-12

Applicant: 株式会社东芝

Inventor： 伊藤俊秀 ,  大野浩志 ,  布上真也

IPC: H01L33/38

CPC classification number: H01L33/382 ,  H01L33/0079 ,  H01L33/32 ,  H01L33/40 ,  H01L33/405 ,  H01L33/38

Abstract: 本发明涉及半导体发光元件。根据一个实施方案，半导体发光元件包括第一电极、第一半导体层、发光层、第二半导体层、第一绝缘部和第一导电层。第一电极包括第一区域和第二区域。第一半导体层与第一区域隔开，并包括第一部分和第二部分。第二部分和第一区域之间设置发光层。第二半导体层设置在发光层和第一区域之间。第二电极设置在第一区域和第二半导体层之间，以接触第二半导体层。第一绝缘部设置在第一区域和第二电极之间。第一导电层设置在第一部分和第一区域之间，并包括与第一部分相接触的接触部。

公开(公告)号：CN119521713A

公开(公告)日：2025-02-25

申请号：CN202410199811.2

申请日：2024-02-23

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 梶原瑛祐 ,  大野浩志

IPC: H10D30/60

Abstract: 提供特性能够提高的半导体装置。根据实施方式，半导体装置包括沿着第1方向延伸的第1～第3电极、第1半导体构件、第2半导体构件、第1绝缘构件及第2绝缘构件。第1半导体构件含有Alx1Ga1－x1N(0≤x1＜1)。第2半导体构件含有Alx2Ga1－x2N(0＜x2≤1，x1＜x2)。第2绝缘构件的第1绝缘区域在第1方向上处于第3电极与第2半导体构件的第3半导体部分之间。

公开(公告)号：CN111697053B

公开(公告)日：2023-08-29

申请号：CN201911177913.X

申请日：2019-11-27

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 加藤大望 ,  梶原瑛祐 ,  向井章 ,  新留彩 ,  大野浩志 ,  蔵口雅彦

IPC: H01L29/06 ,  H01L29/778 ,  H01L21/335

Abstract: 提供能够稳定地提高特性的半导体装置及其制造方法。根据实施方式，半导体装置包括第1～第3电极、第1～第3氮化物区域、第1绝缘膜以及第2绝缘膜。所述第1氮化区域包含Alx1Ga1‑x1N(0≤x1

公开(公告)号：CN118507509A

公开(公告)日：2024-08-16

申请号：CN202311054496.6

申请日：2023-08-21

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 梶原瑛祐 ,  岛田美代子 ,  南川贤人 ,  大野浩志 ,  加藤大望 ,  藏口雅彦

IPC: H01L29/06 ,  H01L29/20 ,  H01L29/423 ,  H01L29/78 ,  H01L29/778 ,  H01L21/336 ,  H01L21/335

Abstract: 提供能够提高特性的半导体装置。根据实施方式，半导体装置包括第1电极、第2电极、第3电极、第1半导体区域、第2半导体区域、第1氮化物区域及第1绝缘构件。第1氮化物区域的第1氮化物部分沿着第2方向的第1氮化物部分厚度比第1氮化物区域的第2氮化物部分沿着第1方向的第2氮化物部分厚度厚。第2半导体区域的第1半导体部分沿着第2方向的第1半导体部分厚度比第1氮化物部分厚度厚。

公开(公告)号：CN108735811B

公开(公告)日：2021-02-12

申请号：CN201810177242.6

申请日：2018-03-05

Applicant: 株式会社东芝

Inventor： 清水达雄 ,  斋藤尚史 ,  大野浩志 ,  米原健矢

IPC: H01L29/778 ,  H01L29/51

Abstract: 本发明的实施方式涉及半导体装置、电源电路以及计算机。提供阈值电压的变动得到抑制的可靠性高的半导体装置。实施方式的半导体装置具备：氮化物半导体层、栅电极、位于氮化物半导体层上的第1电极、位于氮化物半导体层上且在与第1电极之间有栅电极的第2电极以及位于氮化物半导体层与栅电极之间且具有包含Al和B中的至少任一个元素、Ga及Si的第1氧化物区域的栅极绝缘层，在将第1氧化物区域的氮化物半导体层侧的端部设为第1端部、第1氧化物区域的栅电极侧的端部设为第2端部、第1端部与第2端部间的距离设为d1、从第1端部向第2端部的方向分开d1/10的位置设为第1位置时，第1位置中的镓的原子浓度是至少任一个元素的原子浓度的80％以上120％以下。

公开(公告)号：CN105390584A

公开(公告)日：2016-03-09

申请号：CN201510507533.3

申请日：2015-08-18

Applicant: 株式会社东芝

Inventor： 田岛纯平 ,  大野浩志 ,  伊藤俊秀 ,  上杉谦次郎 ,  布上真也

IPC: H01L33/48 ,  H01L33/62 ,  H01L33/64

CPC classification number: H01L27/156 ,  H01L25/0753 ,  H01L33/20 ,  H01L33/38 ,  H01L33/405 ,  H01L33/46 ,  H01L33/62 ,  H01L33/48 ,  H01L33/647

Abstract: 半导体发光元件包括基体、第一半导体层、第二半导体层、第一发光层、第一导电层、第三半导体层、第四半导体层、第二发光层、第二导电层、第一部件和第二部件。所述第一部件包括第一端部和第二端部。第一端部定位在基体与第一导电层之间并且电连接于第一导电层，第二端部不与第二导电层重叠。第二部件包括第三端部和第四端部。第三端部定位在基体与第二导电层之间并且电连接于第二导电层。第四端部电连接于第二端部。

公开(公告)号：CN120035166A

公开(公告)日：2025-05-23

申请号：CN202410895885.X

申请日：2024-07-05

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 新留彩 ,  梶原瑛祐 ,  藏口雅彦 ,  大野浩志

IPC: H10D30/47 ,  H10D62/10 ,  H10D62/824 ,  H10D62/85 ,  H10D64/23 ,  H10D64/27

Abstract: 提供能够提高特性的半导体装置。根据实施方式，半导体装置包括沿着第1方向延伸的第1~第3电极以及半导体部件。半导体部件包括：第1半导体层，包含Alx1Ga1‑x1N（0≤x1