-
公开(公告)号:CN102110602A
公开(公告)日:2011-06-29
申请号:CN201010593405.2
申请日:2010-12-17
IPC: H01L21/316 , H01L21/02 , H01L21/336 , H01L21/331
CPC classification number: H01L29/66734 , H01L21/26586 , H01L29/42376 , H01L29/7397
Abstract: 本发明涉及一种半导体装置的制造方法。根据该方法,槽结构的栅极绝缘膜不会受到形成发射极层等时的砷离子的损伤,并且能够低成本地制造提高了栅极绝缘膜的绝缘耐压的半导体装置。在高温炉等中使埋入槽(3)内而形成的由多晶硅构成的栅极电极(5)热氧化,以在栅极电极(5)上形成厚的多晶硅热氧化膜(6)。此后,离子注入杂质离子以形成成为发射极层等的N型半导体层(8)。在该情况下,将多晶硅热氧化膜(6)形成为膜厚度大于为了通过离子注入形成成为发射极层等的N型半导体层(8)而杂质离子在硅氧化膜中的平均射程。由此,防止杂质离子损伤夹在栅极电极(5)和N型半导体层(8)之间的栅极绝缘膜(4)。
-
公开(公告)号:CN1254867C
公开(公告)日:2006-05-03
申请号:CN02143281.3
申请日:2002-09-25
Applicant: 三洋电机株式会社
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/7811 , H01L29/0619 , H01L29/1095 , H01L29/4236 , H01L29/66348 , H01L29/66734 , H01L29/7397 , H01L29/7813
Abstract: 一种半导体装置及其制造方法,在目前的功率MOSFET中,在实际工作区域最外周的栅极底部产生电场集中,招致漏极-源极(或集电极-发射极)间耐压恶化。本发明通过使实际工作区域最外周的沟道比实际工作区域的沟道浅。可缓和在实际工作区域最外周的栅极底部的电场集中,能够抑制漏极-源极(或集电极-发射极)间的耐压恶化,而且通过使最外周的沟道开口部变窄,可在同一工序形成深度不同的沟道。
-
公开(公告)号:CN1342037A
公开(公告)日:2002-03-27
申请号:CN01111941.1
申请日:2001-02-15
Applicant: 三洋电机株式会社
CPC classification number: H01L23/3107 , H01L21/4832 , H01L24/45 , H01L24/48 , H01L24/49 , H01L24/97 , H01L2221/68377 , H01L2224/32245 , H01L2224/45144 , H01L2224/48091 , H01L2224/48247 , H01L2224/48465 , H01L2224/49111 , H01L2224/49171 , H01L2224/49175 , H01L2224/73265 , H01L2224/97 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01014 , H01L2924/01015 , H01L2924/01022 , H01L2924/01024 , H01L2924/01028 , H01L2924/01029 , H01L2924/01039 , H01L2924/01047 , H01L2924/0105 , H01L2924/01059 , H01L2924/01075 , H01L2924/01078 , H01L2924/01079 , H01L2924/014 , H01L2924/09701 , H01L2924/12042 , H01L2924/1306 , H01L2924/13091 , H01L2924/14 , H01L2924/15787 , H01L2924/181 , H01L2924/19041 , H01L2924/19043 , H01L2924/30105 , H01L2924/00014 , H01L2924/00 , H01L2924/00012
Abstract: 问题是没有改善由于MOSFET芯片上面的电极取出依赖于线焊接而由影响最大的MOSFET芯片的源电极取出电阻引起的通态电阻的解决办法。通过使用MOSFET的保护电路装置,不需要共用漏电极的引回而且源电极直接被固定于导电电路,实现了低的通态电阻,其中,该MOSFET配备有:在电气上分离的多个导电电路、在所希望的该导电电路上把固定栅电极和源电极的2个功率MOSFET集成在一个芯片上的MOSFET芯片、设置该MOSFET芯片的共用漏电极的导电材料、覆盖所述MOSFET芯片并且一体地支持所述导电电路的绝缘树脂。
-
公开(公告)号:CN1199531C
公开(公告)日:2005-04-27
申请号:CN01111941.1
申请日:2001-02-15
Applicant: 三洋电机株式会社
CPC classification number: H01L23/3107 , H01L21/4832 , H01L24/45 , H01L24/48 , H01L24/49 , H01L24/97 , H01L2221/68377 , H01L2224/32245 , H01L2224/45144 , H01L2224/48091 , H01L2224/48247 , H01L2224/48465 , H01L2224/49111 , H01L2224/49171 , H01L2224/49175 , H01L2224/73265 , H01L2224/97 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01014 , H01L2924/01015 , H01L2924/01022 , H01L2924/01024 , H01L2924/01028 , H01L2924/01029 , H01L2924/01039 , H01L2924/01047 , H01L2924/0105 , H01L2924/01059 , H01L2924/01075 , H01L2924/01078 , H01L2924/01079 , H01L2924/014 , H01L2924/09701 , H01L2924/12042 , H01L2924/1306 , H01L2924/13091 , H01L2924/14 , H01L2924/15787 , H01L2924/181 , H01L2924/19041 , H01L2924/19043 , H01L2924/30105 , H01L2924/00014 , H01L2924/00 , H01L2924/00012
Abstract: 本发明面临的课题是由于MOSFET芯片上面的电极取出依赖于线焊接,所以就没能找到改善由影响最大的MOSFET芯片的源电极取出电阻引起的导通电阻的解决办法。本发明通过使用MOSFET的保护电路装置,不需要共用漏电极的引回而且源电极直接被固定于导电电路,实现了低的导通电阻,其中,该MOSFET配备有;被电分离的多个导电电路、在所希望的该导电电路上把固定栅电极和源电极的2个功率MOSFET集成在一个芯片上的MOSFET芯片、设置于该MOSFET芯片的共用漏电极上的导电材料、覆盖所述MOSFET芯片并且一体地支持所述导电电路的绝缘树脂。
-
公开(公告)号:CN1409408A
公开(公告)日:2003-04-09
申请号:CN02143281.3
申请日:2002-09-25
Applicant: 三洋电机株式会社
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/7811 , H01L29/0619 , H01L29/1095 , H01L29/4236 , H01L29/66348 , H01L29/66734 , H01L29/7397 , H01L29/7813
Abstract: 一种半导体装置及其制造方法,在目前的功率MOSFET中,在实际工作区域最外周的栅极底部产生电场集中,招致漏极-源极(或集电极-发射极)间耐压恶化。本发明通过使实际工作区域最外周的沟道比实际工作区域的沟道浅。可缓和在实际工作区域最外周的栅极底部的电场集中,能够抑制漏极-源极(或集电极-发射极)间的耐压恶化,而且通过使最外周的沟道开口部变窄,可在同一工序形成深度不同的沟道。
-
公开(公告)号:CN102110602B
公开(公告)日:2013-09-04
申请号:CN201010593405.2
申请日:2010-12-17
IPC: H01L21/316 , H01L21/02 , H01L21/336 , H01L21/331
CPC classification number: H01L29/66734 , H01L21/26586 , H01L29/42376 , H01L29/7397
Abstract: 本发明涉及一种半导体装置的制造方法。根据该方法,槽结构的栅极绝缘膜不会受到形成发射极层等时的砷离子的损伤,并且能够低成本地制造提高了栅极绝缘膜的绝缘耐压的半导体装置。在高温炉等中使埋入槽(3)内而形成的由多晶硅构成的栅极电极(5)热氧化,以在栅极电极(5)上形成厚的多晶硅热氧化膜(6)。此后,离子注入杂质离子以形成成为发射极层等的N型半导体层(8)。在该情况下,将多晶硅热氧化膜(6)形成为膜厚度大于为了通过离子注入形成成为发射极层等的N型半导体层(8)而杂质离子在硅氧化膜中的平均射程。由此,防止杂质离子损伤夹在栅极电极(5)和N型半导体层(8)之间的栅极绝缘膜(4)。
-
-
-
-
-