公开(公告)号：CN108206184B

公开(公告)日：2023-05-02

申请号：CN201711337133.8

申请日：2017-12-14

Applicant: 三星电子株式会社

Inventor： 宋正宇 ,  李艺路 ,  黄光台 ,  金光敏 ,  金容宽 ,  金志永

IPC: H10B12/00 ,  H01L23/528

Abstract: 本发明构思涉及一种半导体存储器件。一种半导体器件包括包含有源区域的衬底。位线结构延伸跨过有源区域。着落垫设置在有源区域的端部上。第一间隔物设置在位线结构与着落垫之间。第二间隔物设置在第一间隔物与着落垫之间。空气间隔物设置在第一间隔物与第二间隔物之间。盖图案设置在着落垫的侧壁与位线结构的侧壁之间。盖图案限定空气间隔物的顶表面并包括金属性材料。

公开(公告)号：CN108206184A

公开(公告)日：2018-06-26

申请号：CN201711337133.8

申请日：2017-12-14

Applicant: 三星电子株式会社

Inventor： 宋正宇 ,  李艺路 ,  黄光台 ,  金光敏 ,  金容宽 ,  金志永

IPC: H01L27/108 ,  H01L23/528

Abstract: 本发明构思涉及一种半导体存储器件。一种半导体器件包括包含有源区域的衬底。位线结构延伸跨过有源区域。着落垫设置在有源区域的端部上。第一间隔物设置在位线结构与着落垫之间。第二间隔物设置在第一间隔物与着落垫之间。空气间隔物设置在第一间隔物与第二间隔物之间。盖图案设置在着落垫的侧壁与位线结构的侧壁之间。盖图案限定空气间隔物的顶表面并包括金属性材料。

公开(公告)号：CN107887364B

公开(公告)日：2021-11-23

申请号：CN201710858966.2

申请日：2017-09-21

Applicant: 三星电子株式会社

Inventor： 申树浩 ,  李周益 ,  李俊镐 ,  李基硕 ,  金光敏 ,  文一荣 ,  朴济民 ,  徐范锡 ,  尹灿植 ,  李昊仁

IPC: H01L23/544 ,  H01L21/768

Abstract: 提供一种具有对准键的半导体装置及其制造方法。对准键在基底上，该对准键包括：第一子对准键图案，具有顺序地堆叠在基底上的第一导电图案、第二导电图案和覆盖介电图案；对准键沟槽，穿过第一子对准键图案的至少一部分；以及下导电图案，在对准键沟槽中。对准键沟槽包括：上沟槽，设置在覆盖介电图案中且具有第一宽度；以及下沟槽，从上沟槽向下延伸且具有比第一宽度小的第二宽度。下导电图案包括分别设置在下沟槽的相对侧壁上的侧壁导电图案。

公开(公告)号：CN109841595A

公开(公告)日：2019-06-04

申请号：CN201811432240.3

申请日：2018-11-28

Applicant: 三星电子株式会社

Inventor： 宋正宇 ,  金光敏 ,  李俊镐 ,  姜赫镇 ,  金容宽 ,  韩相然 ,  朴世根

IPC: H01L23/538 ,  H01L21/768 ,  H01L21/762

Abstract: 提供了一种半导体存储器件和制造其的方法。该半导体存储器件可以包括：第一杂质掺杂区和第二杂质掺杂区，在半导体衬底中彼此间隔开；位线，电连接到第一杂质掺杂区并跨越半导体衬底；存储节点接触，电连接到第二杂质掺杂区；第一间隔物和第二间隔物，设置在位线与存储节点接触之间；以及气隙区，设置在第一间隔物与第二间隔物之间。第一间隔物可以覆盖位线的侧壁，第二间隔物可以与存储节点接触相邻。第一间隔物的顶端可以具有比第二间隔物的顶端的高度高的高度。

公开(公告)号：CN109841595B

公开(公告)日：2023-09-12

申请号：CN201811432240.3

申请日：2018-11-28

Applicant: 三星电子株式会社

Inventor： 宋正宇 ,  金光敏 ,  李俊镐 ,  姜赫镇 ,  金容宽 ,  韩相然 ,  朴世根

IPC: H01L23/538 ,  H01L21/768 ,  H01L21/762

Abstract: 提供了一种半导体存储器件和制造其的方法。该半导体存储器件可以包括：第一杂质掺杂区和第二杂质掺杂区，在半导体衬底中彼此间隔开；位线，电连接到第一杂质掺杂区并跨越半导体衬底；存储节点接触，电连接到第二杂质掺杂区；第一间隔物和第二间隔物，设置在位线与存储节点接触之间；以及气隙区，设置在第一间隔物与第二间隔物之间。第一间隔物可以覆盖位线的侧壁，第二间隔物可以与存储节点接触相邻。第一间隔物的顶端可以具有比第二间隔物的顶端的高度高的高度。

公开(公告)号：CN107887364A

公开(公告)日：2018-04-06

申请号：CN201710858966.2

申请日：2017-09-21

Applicant: 三星电子株式会社

Inventor： 申树浩 ,  李周益 ,  李俊镐 ,  李基硕 ,  金光敏 ,  文一荣 ,  朴济民 ,  徐范锡 ,  尹灿植 ,  李昊仁

IPC: H01L23/544 ,  H01L21/768

CPC classification number: H01L23/544 ,  H01L27/10814 ,  H01L27/10823 ,  H01L27/10876 ,  H01L27/10885 ,  H01L27/10894 ,  H01L27/10897 ,  H01L2223/5442 ,  H01L2223/54426 ,  H01L2223/5446 ,  H01L21/76802

Abstract: 提供一种具有对准键的半导体装置及其制造方法。对准键在基底上，该对准键包括：第一子对准键图案，具有顺序地堆叠在基底上的第一导电图案、第二导电图案和覆盖介电图案；对准键沟槽，穿过第一子对准键图案的至少一部分；以及下导电图案，在对准键沟槽中。对准键沟槽包括：上沟槽，设置在覆盖介电图案中且具有第一宽度；以及下沟槽，从上沟槽向下延伸且具有比第一宽度小的第二宽度。下导电图案包括分别设置在下沟槽的相对侧壁上的侧壁导电图案。