-
公开(公告)号：CN110634872B
公开(公告)日：2024-06-21
申请号：CN201910445216.1
申请日：2019-05-27
Applicant: 三星电子株式会社
Abstract: 提供了一种包括穿过栅极堆叠结构的贯穿区域的三维半导体存储器件，所述三维半导体存储器件包括：基底；栅极堆叠结构，所述栅极堆叠结构设置在所述基底上，并且包括在与所述基底的顶表面基本垂直的方向上堆叠的栅电极；贯穿区域，所述贯穿区域穿过所述栅极堆叠结构并被所述栅极堆叠结构围绕；以及垂直沟道结构，所述垂直沟道结构穿过所述栅极堆叠结构。所述栅电极中的最下面的栅电极彼此间隔开，并且至少一个所述最下面的栅电极的一部分具有朝向所述贯穿区域弯曲的形状。
-
-
公开(公告)号：CN113745231A
公开(公告)日：2021-12-03
申请号：CN202110584684.4
申请日：2021-05-27
Applicant: 三星电子株式会社
IPC: H01L27/11565 , H01L27/11568 , H01L27/11575 , H01L27/11582
Abstract: 一种半导体器件包括：图案结构；在图案结构上的堆叠结构，该堆叠结构包括栅极和层间绝缘层；以及穿透堆叠结构并接触图案结构的垂直结构。图案结构包括顺序堆叠的下图案层、中间图案层和上图案层，垂直结构包括穿透上图案层和中间图案层并延伸到下图案层中的垂直存储结构，中间图案层包括第一部分、从第一部分延伸并具有减小的厚度的第二部分、以及第三部分，该第三部分从第一部分延伸，具有增加的厚度并接触垂直存储结构。中间图案层的第二部分具有侧表面，该侧表面在形成从第一部分的上表面弯曲的表面的同时降低，并接触上图案层。
-
公开(公告)号：CN112349725A
公开(公告)日：2021-02-09
申请号：CN202010512608.8
申请日：2020-06-08
Applicant: 三星电子株式会社
IPC: H01L27/11563 , H01L27/1157 , H01L27/11578
Abstract: 提供了一种垂直存储器装置，所述垂直存储器装置包括：基底，具有单元区、位于单元区的相对侧上的贯穿通孔区以及围绕单元区和贯穿通孔区的模制件区；栅电极，沿着与基底的上表面垂直的第一方向彼此间隔开，并且在与基底的上表面平行的第二方向上延伸；沟道，在单元区上沿第一方向延伸，并且延伸穿过堆叠的栅电极的至少一部分；以及第一模制件，包括在模制件区上沿着第一方向交替地且重复地堆叠的第一层和第二层，第一层和第二层包括彼此不同的绝缘材料，并且第一模制件的每个第二层与栅电极中的对应的栅电极位于相同的高度处且接触。
-
公开(公告)号：CN101393904A
公开(公告)日：2009-03-25
申请号：CN200810176959.5
申请日：2008-05-16
Applicant: 三星电子株式会社
IPC: H01L23/522 , H01L21/768
Abstract: 本发明公开了一种包括层间导电接触的半导体器件及其形成方法，其中半导体器件包括：第一绝缘层，在半导体器件的下层接触区域上，第一绝缘层具有上表面；第一导电图案，在穿过第一绝缘层的第一开口中，第一导电图案的上部具有第一宽度，第一导电图案的上表面相对于第一绝缘层的上表面凹陷，从而第一导电图案的上表面相对于下层接触区域的高度小于第一绝缘层的上表面相对于下层接触区域的高度；以及第二导电图案，其接触第一导电图案的上表面，第二导电图案的下部具有小于第一宽度的第二宽度。
-
Patent Agency Ranking
公开(公告)号：CN112349725B
公开(公告)日：2025-03-04
申请号：CN202010512608.8
申请日：2020-06-08
Applicant: 三星电子株式会社
Abstract: 提供了一种垂直存储器装置，所述垂直存储器装置包括：基底，具有单元区、位于单元区的相对侧上的贯穿通孔区以及围绕单元区和贯穿通孔区的模制件区；栅电极，沿着与基底的上表面垂直的第一方向彼此间隔开，并且在与基底的上表面平行的第二方向上延伸；沟道，在单元区上沿第一方向延伸，并且延伸穿过堆叠的栅电极的至少一部分；以及第一模制件，包括在模制件区上沿着第一方向交替地且重复地堆叠的第一层和第二层，第一层和第二层包括彼此不同的绝缘材料，并且第一模制件的每个第二层与栅电极中的对应的栅电极位于相同的高度处且接触。
-
公开(公告)号：CN118159028A
公开(公告)日：2024-06-07
申请号：CN202311529062.7
申请日：2023-11-16
Applicant: 三星电子株式会社
Abstract: 一种半导体器件，包括：衬底，包括芯片区域和划道区域，划道区域包括第一键图案区域；封盖绝缘层，设置在划道区域上；阻挡金属层，覆盖封盖绝缘层以及通孔的内壁，所述通孔穿透封盖绝缘层；衬底层，设置在阻挡金属层上并且填充通孔；绝缘板和上基底层，设置在衬底层上；图案绝缘层，在第一键图案区域中设置在封盖绝缘层上；堆叠结构，设置在上基底层和图案绝缘层上；以及第一图案结构，在竖直方向上与图案绝缘层重叠并且穿透堆叠结构和图案绝缘层，其中，图案绝缘层在第一键图案区域中延伸穿过阻挡金属层。
-
公开(公告)号：CN110867448B
公开(公告)日：2023-09-05
申请号：CN201910762891.7
申请日：2019-08-16
Applicant: 三星电子株式会社
Abstract: 一种三维半导体存储器件包括：衬底，包括沿第一方向布置的单元阵列区域和第一连接区域；以及衬底上的第一块结构，第一块结构包括：下叠层，包括竖直堆叠在衬底上的多个下电极；以及暴露下叠层的中间叠层，中间叠层包括竖直堆叠在下叠层上的多个中间电极，其中，在单元阵列区域上，第一块结构在与第一方向交叉的第二方向上具有第一宽度，并且其中，在第一连接区域上，第一块结构在第二方向上具有大于第一宽度的第二宽度。
-
公开(公告)号：CN111354740A
公开(公告)日：2020-06-30
申请号：CN201910870055.0
申请日：2019-09-16
Applicant: 三星电子株式会社
IPC: H01L27/11582
Abstract: 竖直存储器装置包括具有单元阵列区域和围绕单元阵列区域的阶梯区域的衬底、位于单元阵列区域和阶梯区域上的栅电极、以及位于单元阵列区域上的沟道。栅电极在第一方向和第三方向上彼此隔离开并且各自在第二方向上延伸。沟道在第一方向上延伸穿过一个或更多个栅电极。多个栅电极中的第一栅电极在第二方向上的端部限定衬底的阶梯区域上的第二方向上的第一台阶和第三方向上的第二台阶，各第二台阶分别与相同水平高度处的各第一台阶连接。
-
公开(公告)号：CN111048519A
公开(公告)日：2020-04-21
申请号：CN201910890603.6
申请日：2019-09-19
Applicant: 三星电子株式会社
IPC: H01L27/11556
Abstract: 一种竖直存储器件包括具有单元阵列区和阶梯区的衬底。栅电极在第一方向和第三方向上彼此间隔开。沟道在单元阵列区上沿第一方向延伸穿过栅电极。每一个栅电极沿第二方向延伸。一个或多个栅电极在第二方向上的端部在衬底的阶梯区上形成第一阶梯结构。第一阶梯结构包括在第三方向上顺序设置的第一台阶、第二台阶和第三台阶。每一个第一台阶具有第一长度，第二台阶具有大于第一长度的第二长度，并且第三台阶具有大于第二长度的第三长度。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.021 seconds)
