-
公开(公告)号：CN115249068A
公开(公告)日：2022-10-28
申请号：CN202210964832.X
申请日：2022-08-11
Applicant: 鹏城实验室
Abstract: 本申请公开了一种NVDLA软件栈的推理方法、装置、设备及存储介质，该方法包括：接收推理数据集，并从预设的算法库中，调用对所述推理数据集推理的预存算法；其中，所述算法库是基于预设的模型算法经过切分、关联、格式转化后的预存算法组合得到的；基于预存算法，结合预设的推理顺序，对所述推理数据集中的推理数据依次进行推理。在本申请中，将处理后的模型算法进行保存得到算法库，在对推理数据集进行推理时，直接调用算法库中过的预存算法，即可对推理算法数据集中的推理数据依次进行推理，减少了对算法的处理时间，在对多组数据进行推理时，提高了单组数据的平均推理速度。
-
公开(公告)号：CN115617514A
公开(公告)日：2023-01-17
申请号：CN202211231155.7
申请日：2022-10-09
Applicant: 鹏城实验室
Abstract: 本申请公开了一种卷积数据的缓存及其实时释放方法、装置、设备及介质，属于人工智能领域，该方法包括：在接收到目标卷积运算指令时，确定对应的卷积矩阵的宽度，预设的条操作长度，其中，所述卷积矩阵包括多个基本块；基于所述条操作长度与所述宽度，确定缓存方式；基于所述缓存方式，缓存所述基本块的数据至预设的缓存空间，并基于所述缓存方式实时释放。在本申请中，基于条操作长度与卷积矩阵的宽度的大小关系，确定采用的缓存方式，其中，缓存方式与卷积运算规律有关。根据情况选择的缓存方案，适应相应情况，使得同次中间卷积运算中不再复用的数据，无需等待需复用的数据，及时批量释放，提高卷积运算的缓存空间利用率。
-
公开(公告)号：CN112486305B
公开(公告)日：2021-05-11
申请号：CN202110153340.8
申请日：2021-02-04
Applicant: 鹏城实验室
Abstract: 本发明公开一种外接设备时序控制方法、计算机及其主板、主机，其中，计算机主板包括所述可插拔设备接口、外接设备检测电路以及处理器；外接设备检测电路在检测到外接设备在位时，检测外接设备是否上电完成，并在检测到外接设备上电完成时，输出外接设备状态OK信号至处理器，处理器在接收到外接设备状态OK信号时，输出解复位信号，并通过所述可插拔设备接口将解复位信号输出至外接设备，控制外接设备解复位；本发明实现了外接设备的解复位和上电之间的时序控制，避免外接设备因为解复位和上电时序异常而无法工作。
-
公开(公告)号：CN112527361A
公开(公告)日：2021-03-19
申请号：CN202110178194.4
申请日：2021-02-08
Applicant: 鹏城实验室
Abstract: 本发明涉及计算机技术领域，公开了一种FPGA测试程序更新方法、装置、电子设备及存储介质。所述方法包括：获取待更新FPGA比特流，并根据测试任务获取更新测试文件；根据更新测试文件对待更新FPGA比特流进行更新，以获取对应于更新测试文件的更新FPGA比特流；根据更新FPGA比特流对FPGA验证模块进行配置，以实现测试程序更新。本发明通过上述方法，将测试程序合并到FPGA比特流里，从而避免重新综合FPGA设计。这种替换方式相对于现有技术烧写Flash并重新综合，所需时间更少，提升了测试效率。另一方面，可以用不同的测试程序批量生成各自的比特流，提升了测试的自由度与便利性。
-
公开(公告)号：CN113342528B
公开(公告)日：2024-09-17
申请号：CN202110663097.4
申请日：2021-06-15
Applicant: 鹏城实验室
IPC: G06F9/50
Abstract: 本发明公开了指令处理方法及处理器，该方法包括：确定处理器的目标工作模式；在目标工作模式为第一工作模式时，每周期处理至少两条不相同的待执行指令；在目标工作模式为第二工作模式时，每周期处理至少两条相同的待执行指令，并比对至少两个相同的待执行指令的执行结果，根据执行结果确定是否出现异常。本发明不仅实现了硬件资源的复用，节约了资源，还能够在同一个处理器中支持两种工作模式，并且支持模式的动态切换，提高了处理器处理指令时的灵活性。
-
Patent Agency Ranking
公开(公告)号：CN113342528A
公开(公告)日：2021-09-03
申请号：CN202110663097.4
申请日：2021-06-15
Applicant: 鹏城实验室
IPC: G06F9/50
Abstract: 本发明公开了指令处理方法及处理器，该方法包括：确定处理器的目标工作模式；在目标工作模式为第一工作模式时，每周期处理至少两条不相同的待执行指令；在目标工作模式为第二工作模式时，每周期处理至少两条相同的待执行指令，并比对至少两个相同的待执行指令的执行结果，根据执行结果确定是否出现异常。本发明不仅实现了硬件资源的复用，节约了资源，还能够在同一个处理器中支持两种工作模式，并且支持模式的动态切换，提高了处理器处理指令时的灵活性。
-
公开(公告)号：CN112527362A
公开(公告)日：2021-03-19
申请号：CN202110180065.9
申请日：2021-02-08
Applicant: 鹏城实验室
Abstract: 本发明涉及计算机技术领域，公开了一种FPGA测试程序更新方法、装置、电子设备及存储介质。所述方法包括：获取对应于FPGA验证模块的初始FPGA比特流，并根据初始FPGA比特流对FPGA验证模块进行配置，得到初始配置后的FPGA验证模块；根据测试任务获取更新测试文件，并根据更新测试文件生成部分更新比特流；根据部分更新比特流对初始配置后的FPGA验证模块的可重构区域进行配置，以实现测试程序更新。本发明通过指令存储器所在的可重构区域的动态更换功能，从而实现测试程序的更新，仅需综合一次完整的FPGA，不同的测试程序通过综合可重构区域，生成部分重构比特流，减小了各比特流的大小，缩短了所需时间。
-
公开(公告)号：CN115357196A
公开(公告)日：2022-11-18
申请号：CN202211068093.2
申请日：2022-08-31
Applicant: 鹏城实验室
IPC: G06F3/06 , G06F12/0806
Abstract: 本申请公开了一种动态可扩展的组相联高速缓存方法、装置、设备以及存储介质，属于数据处理领域。所述方法包括：根据待缓存数据的写入地址，从数据缓存器中确定出第一缓存组；其中，所述数据缓存器还包括至少一个共享缓存块；判断所述第一缓存组对应的所有缓存块中是否有剩余存储空间；若没有剩余存储空间，则从至少一个共享缓存块中筛选出至少一个临时缓存块；其中，所述临时缓存块为未存储数据的共享缓存块；将所述临时缓存块关联至所述第一缓存组，并返回所述临时缓存块的地址信息；根据所述地址信息，将所述待缓存数据写入所述临时缓存块。本申请提高了资源利用率。
-
公开(公告)号：CN115168131A
公开(公告)日：2022-10-11
申请号：CN202210918799.7
申请日：2022-08-01
Applicant: 鹏城实验室
Abstract: 本发明公开了一种故障注入的CPU异常功能验证方法，属于处理器验证领域，将测试用例经编译器处理转换为目标汇编文件，所述目标汇编文件至少包括第一汇编代码；确定即将插入所述第一汇编代码中的目标异常代码及其插入地址；修改原始异常处理程序和原始跳转代码；在所述第一汇编代码中的所述插入地址处插入所述目标异常代码，得到第二汇编代码；编译所述第二汇编代码，并将所述第二汇编代码经汇编器处理转换为二进制格式，以供所述仿真模型以及所述待测CPU执行所述二进制文件；将所述仿真模型以及所述待测CPU的执行结果进行比对，根据比对结果验证待测CPU的功能是否正常，即可完成待测CPU的验证，本申请能够充分验证CPU的功能。
-
公开(公告)号：CN112800385A
公开(公告)日：2021-05-14
申请号：CN202110100164.1
申请日：2021-01-25
Applicant: 鹏城实验室
IPC: G06F17/14 , G06F1/3234
Abstract: 本发明公开一种数据处理方法，用于终端设备，所述终端设备包括具有可重构区域的FPGA；所述数据处理方法包括以下步骤：接收第一目标数据；基于所述第一目标数据，确定所述第一目标数据的快速傅里叶变换的变换长度；利用所述变换长度对应的快速傅里叶变换，对所述可重构区域进行重构，获得目标运算区域；在所述目标运算区域内，对所述第一目标数据进行快速傅里叶变换，获得第一结果数据。本发明还公开一种数据处理装置、终端设备以及计算机可读存储介质。利用本发明的数据处理方法，达到了降低终端设备功耗的技术效果。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.017 seconds)
