公开(公告)号：CN119922252A

公开(公告)日：2025-05-02

申请号：CN202510423291.3

申请日：2025-04-07

Applicant: 鹏城实验室

Inventor： 李孟 ,  高峰 ,  张凡 ,  李满 ,  李强

IPC: H04L69/22 ,  H04L69/24 ,  H04L69/08 ,  H04L47/6275

Abstract: 本申请实施例提供一种数据传输方法、装置、存储介质及计算机设备，包括：接收待传输的协议报文，对协议报文进行解析，得到协议报文的目标帧标识；基于帧标识与报文类型的第一预设映射关系，确定目标帧标识对应的第一报文类型；根据报文类型与优先级字段的第二预设映射关系，确定第一报文类型对应的第一优先级字段；将协议报文的报文格式转换为指定报文格式，并将第一先级字段写入，得到目标协议报文；将目标协议报文传输至指定存储区域中，以使报文调度器根据目标协议报文包括的第一优先级字段将目标协议报文调度至相应的传输队列，通过对协议报文进行解析出的目标帧标识来识别协议报文的第一报文类型，无需使用协议转换设备，以提升兼容性。

公开(公告)号：CN112527361A

公开(公告)日：2021-03-19

申请号：CN202110178194.4

申请日：2021-02-08

Applicant: 鹏城实验室

Inventor： 吴喜广 ,  张凡 ,  陈兴耀 ,  李满

IPC: G06F8/65 ,  G06F11/36

Abstract: 本发明涉及计算机技术领域，公开了一种FPGA测试程序更新方法、装置、电子设备及存储介质。所述方法包括：获取待更新FPGA比特流，并根据测试任务获取更新测试文件；根据更新测试文件对待更新FPGA比特流进行更新，以获取对应于更新测试文件的更新FPGA比特流；根据更新FPGA比特流对FPGA验证模块进行配置，以实现测试程序更新。本发明通过上述方法，将测试程序合并到FPGA比特流里，从而避免重新综合FPGA设计。这种替换方式相对于现有技术烧写Flash并重新综合，所需时间更少，提升了测试效率。另一方面，可以用不同的测试程序批量生成各自的比特流，提升了测试的自由度与便利性。

公开(公告)号：CN112527361B

公开(公告)日：2021-05-11

申请号：CN202110178194.4

申请日：2021-02-08

Applicant: 鹏城实验室

Inventor： 吴喜广 ,  张凡 ,  陈兴耀 ,  李满

IPC: G06F8/65 ,  G06F11/36

Abstract: 本发明涉及计算机技术领域，公开了一种FPGA测试程序更新方法、装置、电子设备及存储介质。所述方法包括：获取待更新FPGA比特流，并根据测试任务获取更新测试文件；根据更新测试文件对待更新FPGA比特流进行更新，以获取对应于更新测试文件的更新FPGA比特流；根据更新FPGA比特流对FPGA验证模块进行配置，以实现测试程序更新。本发明通过上述方法，将测试程序合并到FPGA比特流里，从而避免重新综合FPGA设计。这种替换方式相对于现有技术烧写Flash并重新综合，所需时间更少，提升了测试效率。另一方面，可以用不同的测试程序批量生成各自的比特流，提升了测试的自由度与便利性。

公开(公告)号：CN112234690A

公开(公告)日：2021-01-15

申请号：CN202011479829.6

申请日：2020-12-15

Applicant: 鹏城实验室

Inventor： 单程 ,  吴喜广 ,  李强 ,  李满

IPC: H02J7/00 ,  G01R19/165

Abstract: 本发明涉及电源保护技术领域，公开了一种电源保护电路、设备以及方法。本发明提供的电源保护电路包括电源管理模块和N个电源转换模块，电源转换模块的输入端与预设输入电压连接，电源转换模块的监控端与电源管理模块连接，电源转换模块的使能端分别与电源管理模块连接；电源管理模块在监控到电源转换模块的当前电压信号时，判断当前电压信号是否大于或小于报警阈值，在当前电压信号大于或小于报警阈值时，生成报警信号至主电源模块，从而改变传统的采用级联的方式控制电源转换模块，而是通过电源管理模块对每个电源转换模块进行单独控制，从而避免由于单个电源转换模块的掉电造成其他电源转换模块也出现掉电的现象，提高电源保护电路的稳定性。

公开(公告)号：CN116414457A

公开(公告)日：2023-07-11

申请号：CN202310261549.5

申请日：2023-03-13

Applicant: 鹏城实验室

Inventor： 黄哲 ,  张凡 ,  李强 ,  李满

IPC: G06F9/30 ,  G06F9/22

Abstract: 本发明公开了一种基于RISC架构的微处理器、控制方法和芯片，基于RISC架构的微处理器包括：指令读取模块、数据存储模块、寄存模块、指令解码模块、指令执行模块；指令读取模块用于读取待处理指令集中指令；数据存储模块用于存储待处理数据；寄存模块用于寄存待处理指令集；指令解码模块用于对待处理指令集进行解码得到目标指令集，根据目标指令集中的当前执行指令确定当前执行功能信息，并分发当前执行功能信息；指令执行模块用于接收当前执行功能信息，从数据存储模块中读取待处理数据，根据当前执行功能信息的处理逻辑对待处理数据进行处理得到处理结果，将处理结果存入数据存储模块。本发明能够构建小型化和指令执行时间精确化的微处理器。