-
公开(公告)号：CN114020603A
公开(公告)日：2022-02-08
申请号：CN202111164067.5
申请日：2021-09-30
Applicant: 西安空间无线电技术研究所
IPC: G06F11/36 , G06F30/331 , G06F13/42
Abstract: 本发明涉及一种通用集成化FPGA嵌入式软件测试验证系统，属于FPGA加速仿真验证技术领域；包括通用主控平台、测试目标子板、通用测试平台和PCIE高速总线；当对测试目标子板进行虚拟测试时，将测试目标子板插在通用主控平台的顶部；通用主控平台通过PCIE高速总线与通用测试平台连接；本发明解决了传统基于EDA软件仿真仿真速度过慢、效率低下、与实际测试存在差异性的问题，既可以实现FPGA产品硬件加速仿真验证与测试，也可以实现嵌入式处理器软件的测试验证，有效保证硬件加速测试验证的真实性，提升测试验证效率。
-
公开(公告)号：CN119271264A
公开(公告)日：2025-01-07
申请号：CN202411195377.7
申请日：2024-08-29
Applicant: 西安空间无线电技术研究所
Abstract: 本发明涉及一种基于函数的航天器软件在轨动态重构方法，应用于数传分系统下位机数传控制单元，在“中断驱动+主循环查询”软件架构下实现基于函数的航天器软件在轨动态重构。旨通过函数指针和重构补丁实现功能模块在线动态加载，支持系统连续运行。本发明方法属于一种轻量化无感重构，打破基于配置项级别的静态重构的传统做法，在数据传输和存储方面节省空间提高效率。本发明方法有效提升在轨故障应急处理能力和功能升级完善灵活性，具有一定的参考价值。
-
公开(公告)号：CN119046202A
公开(公告)日：2024-11-29
申请号：CN202411107261.3
申请日：2024-08-13
Applicant: 西安空间无线电技术研究所
Abstract: 本发明涉及一种基于FPGA的片上异构DDR总线控制单元，属于载荷高性能计算、数据处理领域；包括总线互联模块、外设端口控制模块、时钟复位模块、处理器核、DDR外设和片上IP组件；总线互连模块部分实现处理器核与其他模块之间的总线控制，实现处理器核与外设端口控制模块的连接，以及片上其他IP组件的互连。提供处理器核对DDR外设的访问控制；本发明的总线控制单元基于AXI总线的多核配置，采用通用参数化设置方式设计，可以解决多处理器核的DDR总线访问和控制需要。
-
公开(公告)号：CN119025163A
公开(公告)日：2024-11-26
申请号：CN202410966954.1
申请日：2024-07-18
Applicant: 西安空间无线电技术研究所
IPC: G06F9/30
Abstract: 本发明公开了一种面向星上嵌入式的通用化可伸缩指令队列处理方法，包括：创建messageQueue结构体，申请预设大小的内存块作为初始内存池；单机通过外部总线中断，收到新指令后，根据新指令大小，申请与新指令对应的内存空间，如没有空闲节点，则申请新的内存块，将新指令的消息内容拷贝到message中，并填写新指令的长度和总线类型；根据预设业务情况确定新指令的优先级信息，并将新指令添加到指令队列中；指令队列收到新指令后，根据新指令的优先级信息进行对指令队列进行排序，将新指令根据优先级插入到合适的位置。本发明保证指令处理的时效性，并且在保证指令处理能力的条件下，尽可能的节省星上处理器内存空间。
-
公开(公告)号：CN102510325B
公开(公告)日：2014-04-02
申请号：CN201110291303.X
申请日：2011-09-29
Applicant: 西安空间无线电技术研究所
IPC: H04L5/00
Abstract: 一种数字分路系统包括输入信号分区缓存模块、循环读写控制模块、循环判决调序模块、加权乘法器模块、时序同步模块、多级叠接-相加模块、分布式滤波器模块、位序排列计算模块、乒乓缓存模块、顺序FFT模块和抽点输出缓存模块。该系统在数字分路中利用循环判决方式进行了加权叠接操作，整个过程时钟控制并且利用了循环判决结构，输出部分用顺序FFT处理和频分抽点输出，设计使得时序增强，耗费资源更少，信号处理更为流畅。
-
Patent Agency Ranking
公开(公告)号：CN102255650B
公开(公告)日：2014-01-15
申请号：CN201110246967.4
申请日：2011-08-25
Applicant: 西安空间无线电技术研究所
IPC: H04B7/185
Abstract: 本发明公开了一种基于时频域的星上交换系统，本系统用于实现移动通信卫星星上不同波束上波束点间的交换，包括：载波信道处理模块、载波时隙交换模块和载波信道合成模块。其中，载波时隙交换模块包括M个第一级时分接线器、第二级空分接线器和M个第三级时分接线器。第一级时分接线器用于实现对业务信息的时隙交换。第二级空分接线器用于实现从第一级时分接线器到第三级时分接线器的交换。第三级时分接线器用于实现对业务信息的载波交换。采用本发明可实现移动通信卫星星上不同子带信号间的时频域间的二维交换。
-
公开(公告)号：CN102255650A
公开(公告)日：2011-11-23
申请号：CN201110246967.4
申请日：2011-08-25
Applicant: 西安空间无线电技术研究所
IPC: H04B7/185
Abstract: 本发明公开了一种基于时频域的星上交换系统，本系统用于实现移动通信卫星星上不同波束上波束点间的交换，包括：载波信道处理模块、载波时隙交换模块和载波信道合成模块。其中，载波时隙交换模块包括M个第一级时分接线器、第二级空分接线器和M个第三级时分接线器。第一级时分接线器用于实现对业务信息的时隙交换。第二级空分接线器用于实现从第一级时分接线器到第三级时分接线器的交换。第三级时分接线器用于实现对业务信息的载波交换。采用本发明可实现移动通信卫星星上不同子带信号间的时频域间的二维交换。
-
公开(公告)号：CN114020603B
公开(公告)日：2024-08-13
申请号：CN202111164067.5
申请日：2021-09-30
Applicant: 西安空间无线电技术研究所
IPC: G06F11/36 , G06F30/331 , G06F13/42
Abstract: 本发明涉及一种通用集成化FPGA嵌入式软件测试验证系统，属于FPGA加速仿真验证技术领域；包括通用主控平台、测试目标子板、通用测试平台和PCIE高速总线；当对测试目标子板进行虚拟测试时，将测试目标子板插在通用主控平台的顶部；通用主控平台通过PCIE高速总线与通用测试平台连接；本发明解决了传统基于EDA软件仿真仿真速度过慢、效率低下、与实际测试存在差异性的问题，既可以实现FPGA产品硬件加速仿真验证与测试，也可以实现嵌入式处理器软件的测试验证，有效保证硬件加速测试验证的真实性，提升测试验证效率。
-
公开(公告)号：CN116955150A
公开(公告)日：2023-10-27
申请号：CN202310465393.2
申请日：2023-04-26
Applicant: 西安空间无线电技术研究所
IPC: G06F11/36
Abstract: 本发明公开了一种数据传输软件的模糊测试方法，包括：获取正确数据集合St，St中的每个元素包括数据传输软件接收的正确的指令值C和与指令值C对应的遥测值T；根据St生成异常数据集合Sf，Sf中的每个元素包括对指令值C进行异常化处理得到的指令值Cy和与指令值C对应的遥测值T；根据Sf生成突变数据集Sn，Sn中的每个元素包括对指令值Cy进行突变处理得到的指令值Cx和与指令值C对应的遥测值T；对Sn进行优先级排序，生成用于模糊测试的数据集Sm；向数据传输软件依次发送Sm中各元素包含的指令值Cx，获得与指令值Cx对应的遥测值Tx；比较相应的Tx和T，得到数据传输软件的模糊测试结果。本发明实现了数据传输软件的高效可靠测试，易于工程实现。
-
公开(公告)号：CN102413082A
公开(公告)日：2012-04-11
申请号：CN201110214810.3
申请日：2011-07-29
Applicant: 西安空间无线电技术研究所
Abstract: 一种星载DBF发射通道幅相误差校准方法及校准系统包括两级校准方案，两级校准方案由输出Butler前端通道部分幅相校准和输出Butler后端通道部分幅相校准构成。首先，在输入Butler之后注入校准信号，在发射Butler的测试口耦合校准信号，实现混频器和功率放大器的校准；然后，注入校准信号方式不变，通过远场接收校准信号，实现滤波器和馈源阵的校准。本发明极大提高了幅相误差测量精度，可以应用于通信卫星、侦查卫星和导航卫星有效载荷，也可应用于地面雷达等技术领域。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.037 seconds)
