公开(公告)号：CN114020603B

公开(公告)日：2024-08-13

申请号：CN202111164067.5

申请日：2021-09-30

Applicant: 西安空间无线电技术研究所

Inventor： 陈锐 ,  门永平 ,  胡雨婷 ,  康月珠 ,  曹新恩 ,  陈丹 ,  赵宏科

IPC: G06F11/36 ,  G06F30/331 ,  G06F13/42

Abstract: 本发明涉及一种通用集成化FPGA嵌入式软件测试验证系统，属于FPGA加速仿真验证技术领域；包括通用主控平台、测试目标子板、通用测试平台和PCIE高速总线；当对测试目标子板进行虚拟测试时，将测试目标子板插在通用主控平台的顶部；通用主控平台通过PCIE高速总线与通用测试平台连接；本发明解决了传统基于EDA软件仿真仿真速度过慢、效率低下、与实际测试存在差异性的问题，既可以实现FPGA产品硬件加速仿真验证与测试，也可以实现嵌入式处理器软件的测试验证，有效保证硬件加速测试验证的真实性，提升测试验证效率。

公开(公告)号：CN114020603A

公开(公告)日：2022-02-08

申请号：CN202111164067.5

申请日：2021-09-30

Applicant: 西安空间无线电技术研究所

Inventor： 陈锐 ,  门永平 ,  胡雨婷 ,  康月珠 ,  曹新恩 ,  陈丹 ,  赵宏科

IPC: G06F11/36 ,  G06F30/331 ,  G06F13/42

Abstract: 本发明涉及一种通用集成化FPGA嵌入式软件测试验证系统，属于FPGA加速仿真验证技术领域；包括通用主控平台、测试目标子板、通用测试平台和PCIE高速总线；当对测试目标子板进行虚拟测试时，将测试目标子板插在通用主控平台的顶部；通用主控平台通过PCIE高速总线与通用测试平台连接；本发明解决了传统基于EDA软件仿真仿真速度过慢、效率低下、与实际测试存在差异性的问题，既可以实现FPGA产品硬件加速仿真验证与测试，也可以实现嵌入式处理器软件的测试验证，有效保证硬件加速测试验证的真实性，提升测试验证效率。

公开(公告)号：CN119046202A

公开(公告)日：2024-11-29

申请号：CN202411107261.3

申请日：2024-08-13

Applicant: 西安空间无线电技术研究所

Inventor： 陈锐 ,  曾彦淞 ,  武杏杏 ,  肖旭明 ,  曹新恩 ,  门永平 ,  高蕾

IPC: G06F13/16 ,  G06F13/40 ,  G06F13/42 ,  G06F15/78

Abstract: 本发明涉及一种基于FPGA的片上异构DDR总线控制单元，属于载荷高性能计算、数据处理领域；包括总线互联模块、外设端口控制模块、时钟复位模块、处理器核、DDR外设和片上IP组件；总线互连模块部分实现处理器核与其他模块之间的总线控制，实现处理器核与外设端口控制模块的连接，以及片上其他IP组件的互连。提供处理器核对DDR外设的访问控制；本发明的总线控制单元基于AXI总线的多核配置，采用通用参数化设置方式设计，可以解决多处理器核的DDR总线访问和控制需要。

公开(公告)号：CN115833901B

公开(公告)日：2024-08-06

申请号：CN202211298134.7

申请日：2022-10-21

Applicant: 西安空间无线电技术研究所

Inventor： 曹新恩 ,  陈锐 ,  薛治纲 ,  王冬 ,  苏睿

IPC: H04B7/185

Abstract: 一种高精度捷变波束控制方法及系统，包括：结合整星提供的高精度秒脉冲信号和时间信息，来产生和维护本地时间Tc；通过计算周期补偿算法计算捷变波束控制脉冲产生的起始时刻，并在该起始时刻发送控制脉冲；将波束同步到本地时隙Sl中，通过波束优化排序算法对波位信息Ds和发送时隙Ss进行优化排序，排序后的波位信息Ds存储在地址为Ss的存储器中；在控制脉冲发送时，以本地时隙Sl为读地址，读取存储器中的数据，即为本地时隙Sl对应的波位信息，若波位信息为无效值ΔQ，则发送上一个时隙Sl‑1的波位信息。本发明经过补偿后计算延迟为0，以此来进行脉冲的同步与校准，确保捷变波束控制脉冲具有高精度、高实时性的特点。

公开(公告)号：CN115833901A

公开(公告)日：2023-03-21

申请号：CN202211298134.7

申请日：2022-10-21

Applicant: 西安空间无线电技术研究所

Inventor： 曹新恩 ,  陈锐 ,  薛治纲 ,  王冬 ,  苏睿

IPC: H04B7/185

Abstract: 一种高精度捷变波束控制方法及系统，包括：结合整星提供的高精度秒脉冲信号和时间信息，来产生和维护本地时间Tc；通过计算周期补偿算法计算捷变波束控制脉冲产生的起始时刻，并在该起始时刻发送控制脉冲；将波束同步到本地时隙Sl中，通过波束优化排序算法对波位信息Ds和发送时隙Ss进行优化排序，排序后的波位信息Ds存储在地址为Ss的存储器中；在控制脉冲发送时，以本地时隙Sl为读地址，读取存储器中的数据，即为本地时隙Sl对应的波位信息，若波位信息为无效值ΔQ，则发送上一个时隙Sl‑1的波位信息。本发明经过补偿后计算延迟为0，以此来进行脉冲的同步与校准，确保捷变波束控制脉冲具有高精度、高实时性的特点。