一种通用集成化FPGA嵌入式软件测试验证系统

    公开(公告)号:CN114020603A

    公开(公告)日:2022-02-08

    申请号:CN202111164067.5

    申请日:2021-09-30

    Abstract: 本发明涉及一种通用集成化FPGA嵌入式软件测试验证系统,属于FPGA加速仿真验证技术领域;包括通用主控平台、测试目标子板、通用测试平台和PCIE高速总线;当对测试目标子板进行虚拟测试时,将测试目标子板插在通用主控平台的顶部;通用主控平台通过PCIE高速总线与通用测试平台连接;本发明解决了传统基于EDA软件仿真仿真速度过慢、效率低下、与实际测试存在差异性的问题,既可以实现FPGA产品硬件加速仿真验证与测试,也可以实现嵌入式处理器软件的测试验证,有效保证硬件加速测试验证的真实性,提升测试验证效率。

    一种通用集成化FPGA嵌入式软件测试验证系统

    公开(公告)号:CN114020603B

    公开(公告)日:2024-08-13

    申请号:CN202111164067.5

    申请日:2021-09-30

    Abstract: 本发明涉及一种通用集成化FPGA嵌入式软件测试验证系统,属于FPGA加速仿真验证技术领域;包括通用主控平台、测试目标子板、通用测试平台和PCIE高速总线;当对测试目标子板进行虚拟测试时,将测试目标子板插在通用主控平台的顶部;通用主控平台通过PCIE高速总线与通用测试平台连接;本发明解决了传统基于EDA软件仿真仿真速度过慢、效率低下、与实际测试存在差异性的问题,既可以实现FPGA产品硬件加速仿真验证与测试,也可以实现嵌入式处理器软件的测试验证,有效保证硬件加速测试验证的真实性,提升测试验证效率。

    一种高可靠多节点协同原位通信系统及方法

    公开(公告)号:CN116886156A

    公开(公告)日:2023-10-13

    申请号:CN202310856985.7

    申请日:2023-07-12

    Abstract: 本发明公开了一种高可靠多节点协同原位通信系统及方法,系统包括多个收发信机,其中一台收发信机为主节点,其余收发信机为从节点;所述主节点包括信道碰撞管控解调及信号调制单元、数字AGC补偿控制单元、特种工况信噪比切换单元和流程自主结束单元;所述从节点均包括信号发射单元、信号接收单元和控制单元。采用本发明实现了在月球等深空探测活动中,通过对多接入节点的有效筛选及控制,解决了月球临近空间由于节点众多带来的提前规划难题,最大限度的支持了月面各节点之间的柔性通信。

Patent Agency Ranking