-
公开(公告)号：CN114020603B
公开(公告)日：2024-08-13
申请号：CN202111164067.5
申请日：2021-09-30
Applicant: 西安空间无线电技术研究所
IPC: G06F11/36 , G06F30/331 , G06F13/42
Abstract: 本发明涉及一种通用集成化FPGA嵌入式软件测试验证系统，属于FPGA加速仿真验证技术领域；包括通用主控平台、测试目标子板、通用测试平台和PCIE高速总线；当对测试目标子板进行虚拟测试时，将测试目标子板插在通用主控平台的顶部；通用主控平台通过PCIE高速总线与通用测试平台连接；本发明解决了传统基于EDA软件仿真仿真速度过慢、效率低下、与实际测试存在差异性的问题，既可以实现FPGA产品硬件加速仿真验证与测试，也可以实现嵌入式处理器软件的测试验证，有效保证硬件加速测试验证的真实性，提升测试验证效率。
-
公开(公告)号：CN114020603A
公开(公告)日：2022-02-08
申请号：CN202111164067.5
申请日：2021-09-30
Applicant: 西安空间无线电技术研究所
IPC: G06F11/36 , G06F30/331 , G06F13/42
Abstract: 本发明涉及一种通用集成化FPGA嵌入式软件测试验证系统，属于FPGA加速仿真验证技术领域；包括通用主控平台、测试目标子板、通用测试平台和PCIE高速总线；当对测试目标子板进行虚拟测试时，将测试目标子板插在通用主控平台的顶部；通用主控平台通过PCIE高速总线与通用测试平台连接；本发明解决了传统基于EDA软件仿真仿真速度过慢、效率低下、与实际测试存在差异性的问题，既可以实现FPGA产品硬件加速仿真验证与测试，也可以实现嵌入式处理器软件的测试验证，有效保证硬件加速测试验证的真实性，提升测试验证效率。
-
公开(公告)号：CN117336842A
公开(公告)日：2024-01-02
申请号：CN202311084144.5
申请日：2023-08-25
Applicant: 西安空间无线电技术研究所
Abstract: 本发明提供了一种通过时差频差自主时间调整实现卫星星座时间同步的方法，包括：接收星上测量设备的伪距值或GNSS时间值，自主进行星地或星间时差的实时计算；将计算的星地或星间时差进行最优估计，预测出动态的钟差参数；所述钟差参数包括时差和频差；实时监测滤波后的时差、频差是否超过调整门限，若时差或频差超限则分别进行本星时钟相位或频率调整；若时差和频率均超限，则首先进行频率调整之后进行相位调整；上述频率调整、相位调整均通过调频的方式进行。
-
Patent Agency Ranking
公开(公告)号：CN116301928A
公开(公告)日：2023-06-23
申请号：CN202211098276.9
申请日：2022-09-08
Applicant: 西安空间无线电技术研究所
IPC: G06F8/61
Abstract: 本发明提供了一种基于ROMFS的操作系统下APP加载与在轨重构方法，包括：将独立编译成ELF格式的APP封装成ROMFS镜像，并整体烧写固化在航天器操作系统存储器的三处；在内存中定义固定地址的ROMFS段；操作系统上电后通过引导软件将存储器中的ROMFS镜像三取二加载至ROMFS段中；操作系统利用ROMFS段建立ROMFS文件系统；通过ELF加载器将ROMFS中ELF格式的APP加载、链接到航天器操作系统空间中运行；APP在轨重构时地面将ROMFS镜像逐包上注至缓冲区中，再通过FLASH烧写指令将镜像烧写至存储器中的三区。本发明方法有效解决了航天器操作系统引导软件对文件系统内APP的读写问题，提高了APP在轨加载及重构的可靠性。
-
公开(公告)号：CN106342397B
公开(公告)日：2009-07-29
申请号：CN200710082360.0
申请日：2007-09-30
Applicant: 西安空间无线电技术研究所
IPC: H03H17/00
Abstract: 加权叠加FFT数字分路系统，包含存储器、数据接口时序控制模块、数据位置调整模块、延迟模块、乘法器、加法器、倒序模块和FFT模块，通过在与AD采样相接的数据接口时序控制模块上设置不同速率的双口RAM读写钟，计算读写地址在不同条件下的关系，实现读写两个进程的并行工作，从源头降低了整个系统的速率；同时，采用流水线结构设计，在模块间引入双口RAM，采用乒乓模式工作，保证了系统内部数据的流畅性。
-
公开(公告)号：CN119271264A
公开(公告)日：2025-01-07
申请号：CN202411195377.7
申请日：2024-08-29
Applicant: 西安空间无线电技术研究所
Abstract: 本发明涉及一种基于函数的航天器软件在轨动态重构方法，应用于数传分系统下位机数传控制单元，在“中断驱动+主循环查询”软件架构下实现基于函数的航天器软件在轨动态重构。旨通过函数指针和重构补丁实现功能模块在线动态加载，支持系统连续运行。本发明方法属于一种轻量化无感重构，打破基于配置项级别的静态重构的传统做法，在数据传输和存储方面节省空间提高效率。本发明方法有效提升在轨故障应急处理能力和功能升级完善灵活性，具有一定的参考价值。
-
公开(公告)号：CN119046202A
公开(公告)日：2024-11-29
申请号：CN202411107261.3
申请日：2024-08-13
Applicant: 西安空间无线电技术研究所
Abstract: 本发明涉及一种基于FPGA的片上异构DDR总线控制单元，属于载荷高性能计算、数据处理领域；包括总线互联模块、外设端口控制模块、时钟复位模块、处理器核、DDR外设和片上IP组件；总线互连模块部分实现处理器核与其他模块之间的总线控制，实现处理器核与外设端口控制模块的连接，以及片上其他IP组件的互连。提供处理器核对DDR外设的访问控制；本发明的总线控制单元基于AXI总线的多核配置，采用通用参数化设置方式设计，可以解决多处理器核的DDR总线访问和控制需要。
-
公开(公告)号：CN106342311B
公开(公告)日：2009-07-29
申请号：CN200710082361.5
申请日：2007-09-30
Applicant: 西安空间无线电技术研究所
IPC: G06F17/14
Abstract: 基于组合数的48点FFT系统，包含原始数据时序控制模块、16点FFT模块、FFT16输出数据时序控制模块、蝶形因子处理模块和FFT48输出数据时序控制模块。系统由3个16点的FFT搭建而成，设计中采用了大量的复用计数，尤其是对16点FFT核进行了复用，节省了大量资源；同时系统采用流水线结构设计，在各模块间引入双口RAM，采用乒乓模式工作，保证了系统内部数据的流畅性。另外，系统接口关系简单，与其他功能易于配合。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.027 seconds)
