-
公开(公告)号：CN115664584A
公开(公告)日：2023-01-31
申请号：CN202210877778.5
申请日：2022-07-25
Applicant: 西安空间无线电技术研究所
Abstract: 一种用于高速卫星链路的高能效LDPC译码器，采用了流水线长度更短资源利用效率更高的变量节点外信息计算电路，根据校验矩阵行重较大的特点，针对校验节点外信息计算过程，利用一种简化的最小、次小值计算电路，大幅减少了译码器实现所需的FPGA资源，有效降低了高速卫星链路LDPC译码器实现所需的成本和功耗。在译码迭代计算过程中，垂直运算部分使用一种复杂度更低的4输入变量节点外信息计算流水线处理电路；水平运算部分使用一种复杂度极低的最小、次小值近似计算电路。
-
公开(公告)号：CN107888334A
公开(公告)日：2018-04-06
申请号：CN201710913800.6
申请日：2017-09-30
Applicant: 西安空间无线电技术研究所
Abstract: 本发明公开了一种基于LT码与LDPC码级联的随机编、译码器及方法，其中，编码器包括：伪随机数产生器，用于根据输入密钥，生成随机数；随机数包括：随机key值和随机控制字；LT分组编码模块，用于根据随机key值对输入信息进行分组编码，输出LT编码符号；LDPC编码模块，用于根据随机控制字，对LT编码符号进行随机化的LDPC编码，输出编码序列。通过本发明解决了随机化问题带来的纠错性能高速恶化和硬件布线复杂度严重攀升的问题，给出了一种复杂度低、性能优异且可工程实现的海量随机编码方案，在提供海量随机性的同时，具有极低的计算复杂度，并且可以提供接近信道容量极限的优异纠错性能。
-
公开(公告)号：CN103220003A
公开(公告)日：2013-07-24
申请号：CN201310108666.4
申请日：2013-03-29
Applicant: 西安空间无线电技术研究所
IPC: H03M13/11
Abstract: 本发明涉及提高节点处理并行度的QC-LDPC译码器的实现方法，译码器包括变量节点信息更新单元VNU，变量节点信息打包单元VP，校验节点信息更新单元CNU，校验节点信息打包单元CP，校验方程计算单元PCU，存储位宽均为（Qh）bits的存储块RAM_f和RAM_m，存储位宽为hbits的存储块RAM_c，本方法采用节点信息打包单元可以有效地实现存储器批量数据的同时读入和写出，解决存储器访问冲突问题。通过增加存储器每个地址单元中存储的数据个数，可以提高LDPC译码器处理单元的并行度，本发明QC-LDPC译码器的实现方法具有吞吐量高，硬件资源少，设计复杂性低等特点。
-
公开(公告)号：CN115407292B
公开(公告)日：2025-03-21
申请号：CN202210877800.6
申请日：2022-07-25
Applicant: 西安空间无线电技术研究所
IPC: G01S7/41 , G01S7/285 , H04B15/00 , H04B17/345
Abstract: 本发明公开了一种基于多级处理的主瓣侦察信号分离方法，首先获取天线阵列的接收信号，并计算接收信号的协方差矩阵。然后对接收信号的协方差矩阵进行特征分解，得到对角矩阵和特征向量构成矩阵。选择大特征值对应的特征向量作为信号子空间，在波束主瓣范围内利用多重信号分类方法搜索谱峰，得到主瓣侦察信号的来波方向，构造干扰信号和目标信号的导向矢量。利用时域对消的方法依次消除各个阵元接收信号中的干扰信号。以目标信号导向矢量和干扰信号导向矢量的差值作为新的导向矢量，通过波束形成得到该侦察信号，通过多次处理可以实现侦察信号分离。本发明能够有效识别并分离主瓣侦察信号。
-
公开(公告)号：CN116938258A
公开(公告)日：2023-10-24
申请号：CN202310620830.3
申请日：2023-05-29
Applicant: 西安空间无线电技术研究所
Abstract: 本发明公开了一种高编码增益的缩短LDPC译码方法及系统，其中，该方法包括：初始化信道接收对数似然比信息和校验节点向变量节点传递的外信息；以初始化得到的信道接收对数似然比信息和校验节点向变量节点传递的外信息为首次迭代输入，进行迭代译码计算，得到码字判决结果；将码字判决结果作为译码结果输出。本发明提高了译码的准确性和译码的收敛速度。
-
Patent Agency Ranking
公开(公告)号：CN113572481A
公开(公告)日：2021-10-29
申请号：CN202110579879.X
申请日：2021-05-26
Applicant: 西安空间无线电技术研究所
IPC: H03M13/11
Abstract: 本发明提出了一种基于FPGA的高速码率兼容DVB‑S2的LDPC编码器及编码方法，可以实现对DVB‑S2标准所有LDPC码的编码，且可对各种码率编码器的资源进行共享。另外，本发明通过改变编码器架构的并行度，来动态调整本发明DVB‑S2LDPC编码器的吞吐量，从而满足不同应用场景的需求。使用这个架构，在Xil inx xc4vsx55‑10ff1148FPGA上实现了一个五种码率兼容的DVB‑S2LDPC编码器，该编码器时延小，FPGA资源利用率高，编码吞吐量高，码率兼容LDPC编码器的总吞吐量高达4Gbps。
-
公开(公告)号：CN105024704A
公开(公告)日：2015-11-04
申请号：CN201510422679.8
申请日：2015-07-17
Applicant: 西安空间无线电技术研究所
IPC: H03M13/11
Abstract: 一种低复杂度的列分层LDPC译码器实现方法，该方法在常规的LDPC分层译码基础上采用了高效的外信息压缩存储方法并且对损失的最小值和次小值进行补偿计算，译码过程中每个校验节点只需要存储外信息的最小值和次小值组成的信息二元组，有效减少了译码过程中译码器对外信息的存储资源需求量，并且大幅降低了压缩存储计算所需的比较及替换次数，该方法在降低存储和计算资源的同时能够保持优异的译码性能。
-
公开(公告)号：CN108768408B
公开(公告)日：2022-05-24
申请号：CN201810475677.9
申请日：2018-05-17
Applicant: 西安空间无线电技术研究所
IPC: H03M13/11
Abstract: 本发明公开了一种基于Sidon序列的大围长II型准循环LDPC码设计方法。该方法首先利用S‑V方法建立重量矩阵；然后利用Sidon序列为重量矩阵中的元素分配指数值，产生指数矩阵；最后根据指数矩阵产生校验矩阵，完成II型准循环LDPC码的构造。本发明在建立重量矩阵和指数矩阵时均进行了创新，从而保证本发明能够构造围长为8、码率灵活、且最小距离较大的II型(3，3L)QC‑LDPC码。
-
-
公开(公告)号：CN107888334B
公开(公告)日：2020-11-10
申请号：CN201710913800.6
申请日：2017-09-30
Applicant: 西安空间无线电技术研究所
Abstract: 本发明公开了一种基于LT码与LDPC码级联的随机编、译码器及方法，其中，编码器包括：伪随机数产生器，用于根据输入密钥，生成随机数；随机数包括：随机key值和随机控制字；LT分组编码模块，用于根据随机key值对输入信息进行分组编码，输出LT编码符号；LDPC编码模块，用于根据随机控制字，对LT编码符号进行随机化的LDPC编码，输出编码序列。通过本发明解决了随机化问题带来的纠错性能高速恶化和硬件布线复杂度严重攀升的问题，给出了一种复杂度低、性能优异且可工程实现的海量随机编码方案，在提供海量随机性的同时，具有极低的计算复杂度，并且可以提供接近信道容量极限的优异纠错性能。
-
-
-
-
-
-
-
-
-
Search Results
31
records
(took 0.029 seconds)
