一种用于高速卫星链路的高能效LDPC译码器

    公开(公告)号:CN115664584B

    公开(公告)日:2024-04-09

    申请号:CN202210877778.5

    申请日:2022-07-25

    Abstract: 一种用于高速卫星链路的高能效LDPC译码器,采用了流水线长度更短资源利用效率更高的变量节点外信息计算电路,根据校验矩阵行重较大的特点,针对校验节点外信息计算过程,利用一种简化的最小、次小值计算电路,大幅减少了译码器实现所需的FPGA资源,有效降低了高速卫星链路LDPC译码器实现所需的成本和功耗。在译码迭代计算过程中,垂直运算部分使用一种复杂度更低的4输入变量节点外信息计算流水线处理电路;水平运算部分使用一种复杂度极低的最小、次小值近似计算电路。

    一种解调器自恢复锁定的方法

    公开(公告)号:CN101917188A

    公开(公告)日:2010-12-15

    申请号:CN201010240128.7

    申请日:2010-07-29

    Abstract: 一种解调器自恢复锁定的方法,解决了在工程应用中,往往在设备联试时突然遇到传输通道内噪声增大而造成解调器失锁又无法恢复正常锁定,开关解调器后又正常锁定的问题。造成这种问题的主要原因是噪声会在载波环路积分电路内形成累积,导致误差信号超出捕获环路带宽范围,解调器无法正常工作。本发明涉及一种解调器自恢复锁定的方法,判断环路滤波器输出是否超出设定的门限值,如果超出就对积分器清零,让解调器可以自恢复锁定。本发明通过判断环路滤波器的输出让解调器可以在低信噪比失锁状态下自恢复锁定,恢复解调功能,增加了解调器适应能力,并且避免频繁开关解调器降低其使用寿命的问题。

    一种用于星载高速调制器编码FPGA中的DCM自动复位方法

    公开(公告)号:CN103051310A

    公开(公告)日:2013-04-17

    申请号:CN201210264451.7

    申请日:2012-07-27

    Abstract: 一种用于星载高速调制器编码FPGA中的DCM自动复位方法,(1)使用DCM模块的输入时钟clkin产生主计数器count,计数范围从0到T,count受到clkin的触发进行循环;(2)在count=0的时刻,使用DCM模块的输入时钟clkin产生时钟判读计数器count_test,并在count=0的时候对count_test进行清0,同时将复位信号rst置为0;(3)主计数器count从1开始计数至t1,利用输入时钟clkin信号对倍频输出时钟信号clkout的频率进行判读;(4)在count=t1+1时刻,当count_test>MAX,或者count_test<MIN,或者DCM锁定标志为低时,则表明DCM模块失锁,置复位信号rst=1,反之rst=0;(5)count=t1+2至t2时刻,复位信号rst保持;(6)count=t2+1至T时刻,复位信号rst=0。

    一种用于解调译码器仿真的白噪声产生方法

    公开(公告)号:CN102891653A

    公开(公告)日:2013-01-23

    申请号:CN201210315137.7

    申请日:2012-08-30

    Abstract: 本发明公开了一种用于解调译码器仿真的白噪声产生方法,包括以下步骤:(1)根据仿真目标信噪比和信号功率确定白噪声功率;(2)根据白噪声功率通过确定PN码路数;(3)根据步骤(2)确定的PN码路数确定PN码的码长LPN;(4)根据步骤(2)确定的PN码路数和步骤(3)确定的PN码的码长构造白噪声;(5)利用步骤(4)产生的白噪声进行解调译码器信噪比的仿真。采用本发明实现了对解调译码器仿真中白噪声的生成,进一步的可利用产生的白噪声进行解调译码器的误码率仿真。

    一种用于星载高速调制器编码FPGA中的DCM自动复位方法

    公开(公告)号:CN103051310B

    公开(公告)日:2015-07-08

    申请号:CN201210264451.7

    申请日:2012-07-27

    Abstract: 一种用于星载高速调制器编码FPGA中的DCM自动复位方法,(1)使用DCM模块的输入时钟clkin产生主计数器count,计数范围从0到T,count受到clkin的触发进行循环;(2)在count=0的时刻,使用DCM模块的输入时钟clkin产生时钟判读计数器count_test,并在count=0的时候对count_test进行清0,同时将复位信号rst置为0;(3)主计数器count从1开始计数至t1,利用输入时钟clkin信号对倍频输出时钟信号clkout的频率进行判读;(4)在count=t1+1时刻,当count_test>MAX,或者count_test<MIN,或者DCM锁定标志为低时,则表明DCM模块失锁,置复位信号rst=1,反之rst=0;(5)count=t1+2至t2时刻,复位信号rst保持;(6)count=t2+1至T时刻,复位信号rst=0。

    一种用于解调译码器仿真的白噪声产生方法

    公开(公告)号:CN102891653B

    公开(公告)日:2015-04-22

    申请号:CN201210315137.7

    申请日:2012-08-30

    Abstract: 本发明公开了一种用于解调译码器仿真的白噪声产生方法,包括以下步骤:(1)根据仿真目标信噪比和信号功率确定白噪声功率;(2)根据白噪声功率通过确定PN码路数;(3)根据步骤(2)确定的PN码路数确定PN码的码长LPN;(4)根据步骤(2)确定的PN码路数和步骤(3)确定的PN码的码长构造白噪声;(5)利用步骤(4)产生的白噪声进行解调译码器信噪比的仿真。采用本发明实现了对解调译码器仿真中白噪声的生成,进一步的可利用产生的白噪声进行解调译码器的误码率仿真。

    一种解调器自恢复锁定的方法

    公开(公告)号:CN101917188B

    公开(公告)日:2012-07-18

    申请号:CN201010240128.7

    申请日:2010-07-29

    Abstract: 一种解调器自恢复锁定的方法,解决了在工程应用中,往往在设备联试时突然遇到传输通道内噪声增大而造成解调器失锁又无法恢复正常锁定,开关解调器后又正常锁定的问题。造成这种问题的主要原因是噪声会在载波环路积分电路内形成累积,导致误差信号超出捕获环路带宽范围,解调器无法正常工作。本发明涉及一种解调器自恢复锁定的方法,判断环路滤波器输出是否超出设定的门限值,如果超出就对积分器清零,让解调器可以自恢复锁定。本发明通过判断环路滤波器的输出让解调器可以在低信噪比失锁状态下自恢复锁定,恢复解调功能,增加了解调器适应能力,并且避免频繁开关解调器降低其使用寿命的问题。

    一种用于高速卫星链路的高能效LDPC译码器

    公开(公告)号:CN115664584A

    公开(公告)日:2023-01-31

    申请号:CN202210877778.5

    申请日:2022-07-25

    Abstract: 一种用于高速卫星链路的高能效LDPC译码器,采用了流水线长度更短资源利用效率更高的变量节点外信息计算电路,根据校验矩阵行重较大的特点,针对校验节点外信息计算过程,利用一种简化的最小、次小值计算电路,大幅减少了译码器实现所需的FPGA资源,有效降低了高速卫星链路LDPC译码器实现所需的成本和功耗。在译码迭代计算过程中,垂直运算部分使用一种复杂度更低的4输入变量节点外信息计算流水线处理电路;水平运算部分使用一种复杂度极低的最小、次小值近似计算电路。

Patent Agency Ranking