-
公开(公告)号：CN115396024A
公开(公告)日：2022-11-25
申请号：CN202210873321.7
申请日：2022-07-22
Applicant: 西安空间无线电技术研究所
Abstract: 本发明公开了一种应用于空间光通信的高速基带信号产生及同步系统，属于高速数据传输范畴，广泛应用于空间激光通信等领域，用于高速调制基带信号的产生及同步实现。本发明利用锁相环闭环控制的思路，将FPGA内GTH(Gigabyte Transceiver H)IP(Intellectual Property)核内发送端FIFO存储状态作为误差信号，设计了一种时钟相位状态控制的闭环控制环路，采用闭环控制的方式动态调整高速发送时钟相位，使发送的I、Q高速基带信号相位与外部参考时钟相位保持确定性相位关系。该方法产生的高速基带信号相位一致和I、Q信号同步精度高，满足空间光通信系统要求。此外，该方法硬件实现简单，相位同步控制算法复杂度低，软件实现占用资源少，易于工程化实现。
-
公开(公告)号：CN115242253A
公开(公告)日：2022-10-25
申请号：CN202210647311.1
申请日：2022-06-08
Applicant: 西安空间无线电技术研究所
Abstract: 一种基于SCL译码算法的局部贪心搜索极化码构造方法，包括1)给定初始约束条件；2)计算得到所有极化信道的可靠度，并按可靠度从高到底进行排序；3)在可靠的极化信道中放置信息比特，在不可靠的极化信道中放置冻结比特；4)在剩余的信道位置逐一地放置剩余的一个信息比特，然后进行译码，并逐一地记录下信息比特放置在各个位置的误码率；5)在误码率中找到最小值所对应的位置，作为所述步骤4)中的信息比特应该放置的位置，并放置该信息比特；6)重复步骤4)‑5)，完成构造选取过程。本发明解决了现有技术中极化码构造方法SCL译码性能差且构造复杂度高的不足。
-
公开(公告)号：CN119945476A
公开(公告)日：2025-05-06
申请号：CN202411961062.9
申请日：2024-12-30
Applicant: 西安空间无线电技术研究所
Abstract: 本发明公开了一种集成多片多路射频收发直接采样的同步处理系统。所公开的方案采用多片射频集成收发器直接完成多路射频收发与直接采样同步处理，替代传统毫米波通信中收发中频二次变频及处理方案，采用全数字DDS方法精密实现一定频段内任意可变时钟多路射频收发时钟同步方法，通过对多片射频收发器的输入同步参考信号进行时钟相位调整，保证多片射频收发器收发的链路数据通过同步接口实现到系统处理模块的收发处理，实现多路射频收发同步采集。本发明可有效降低高速ADC、DAC及时钟产生电路要求，集成度极高、应用场景更加灵活、通用化程度更高。
-
公开(公告)号：CN115514413B
公开(公告)日：2024-08-30
申请号：CN202210868419.3
申请日：2022-07-22
Applicant: 西安空间无线电技术研究所
IPC: H04B10/118 , H04B10/516 , H04B10/61
Abstract: 本发明涉及一种基于光频梳的多通道毫米波通信系统，属于微波高速大容量通信技术领域；包括FPGA、8个数模转换通道D/A1‑D/A8、光频梳、第一放大器、第一分路器、第一IQ调制器、第二IQ调制器、第三IQ调制器、第四IQ调制器、合路器、第一混频器、光电探测器、第二放大器、8个模数转换通道A/D1‑A/D8、第二分路器、第一IQ解调器、第二IQ解调器、第三IQ解调器、第四IQ解调器、第一平衡探测器、第二平衡探测器、第三平衡探测器、第四平衡探测器、第三分路器、第二混频器和第三放大器；本发明利用RF‑SOC天然集成的多路AD和DA，以及光频梳各载波梳齿相位相干、频率间隔稳定、易于集成等特点，实现了多载波传输、小型化和激光微波通信系统一体化设计。
-
公开(公告)号：CN106375000B
公开(公告)日：2018-08-31
申请号：CN201610781995.9
申请日：2016-08-30
Applicant: 西安空间无线电技术研究所
Abstract: 一种空间光接收解调装置，包括四象限光探测器、前置跨阻放大电路、低通滤波器、低噪声放大电路、采样时钟PLL电路、高速模数转换电路、FPGA处理电路、输出接口电路以及光电探测器供电和温控补偿电路。本发明采用空间光位置精跟踪信号和光通信信号一体化设计，将空间光位置误差跟踪计算和光接收解调集成于一体，简化了空间光通信的光学前端；利用低噪声放大器放大和FPGA幅度检测控制，实现了空间光的高灵敏度、宽动态范围接收放大，精跟踪位置误差信息提取；同时利用软件无线电思想，采用高速A/D采集和FPGA全数字处理，实现了空间光接收采集、解调恢复、位置误差控制和探测器的温度补偿。
-
Patent Agency Ranking
公开(公告)号：CN104320201B
公开(公告)日：2017-01-25
申请号：CN201410490978.0
申请日：2014-09-23
Applicant: 西安空间无线电技术研究所
IPC: H04B10/61
Abstract: 本发明涉及一种空间相干光通信高动态载波捕获跟踪环路，该载波捕获跟踪环路包括双锁频环路和锁相环路，采用双锁频环路将CPAFC跟踪算法与ODAFC跟踪算法有效相结合，进行频率捕获跟踪处理，其中CPAFC跟踪算法可以对渐变频偏进行捕获跟踪，ODAFC跟踪算法可以进行较大频偏的粗捕获，并根据锁定状态控制两个锁频环路的工作状态，在稳定锁定状态下，只采用CPAFC跟踪算法对渐变频率进行捕获跟踪，在失锁状态和进入失锁状态时，采用两个锁频环路共同进行频率捕获跟踪，可以实现较大频偏范围的捕获跟踪，本发明结合了两种算法的优点可以实现满足不同工作阶段载波捕获跟踪处理的需求，实现高动态条件下的载波稳定捕获跟踪。
-
公开(公告)号：CN118264380A
公开(公告)日：2024-06-28
申请号：CN202410064408.9
申请日：2024-01-16
Applicant: 西安空间无线电技术研究所
IPC: H04L7/00 , H04B10/079 , H04B10/118 , H04B10/61 , H04B17/382
Abstract: 本申请涉及一种激光微波混合多路超高速ADC同步校准系统，基于星地超高速激光微波混合链路一体化传输需求，采用激光微波混合一体化传输通道，可以同时接收空间激光或微波信号；通过对ADC采样数据进行硬判决，将得到的采样点数据进行位置偏移计算，采用一种全新互相关最大值计算方法进行相位计算，将相位计算的相位偏移量提供给多路超高速ADC采样时钟控制模块，调节多路高速ADC的采样时钟相位，从而达到输出数据相位同步；采用全数字方法，配置灵活实现简单，同步校准复杂度低，通过信噪比大小计算自适应调整激光微波链路的自动切换，从而提升激光微波混合传输效能。
-
公开(公告)号：CN109802687B
公开(公告)日：2023-05-02
申请号：CN201811592741.8
申请日：2018-12-25
Applicant: 西安空间无线电技术研究所
IPC: H03M13/11
Abstract: 一种基于FPGA的QC‑LDPC码的高速码率兼容LDPC编码器，通过控制模块将输入信息序列的每个信息子块的分量的列向量送至校验位计算模块；将信息子块的分量的列向量通过延迟模块进行时间延迟后送至选择移位输出模块；移位操作模块，根据编码器的码率rate，确定循环移位寄存器的移位方法，并送至循环移位寄存器；根据确定循环移位寄存器的移位方法，对循环子矩阵Bi,j的首行数据bi,j(0)进行移位操作,根据移位操作后的结果与输入信息比特序列的逐信息比特，计算得到校验向量，将校验向量送至选择移位输出模块；选择移位输出模块，在不同时间输出校验向量和信息子块的分量的列向量，本发明的高速码率兼容编码器架构，不同码率之间可以最大程度地实现资源共享。
-
公开(公告)号：CN106375000A
公开(公告)日：2017-02-01
申请号：CN201610781995.9
申请日：2016-08-30
Applicant: 西安空间无线电技术研究所
Abstract: 一种空间光接收解调装置，包括四象限光探测器、前置跨阻放大电路、低通滤波器、低噪声放大电路、采样时钟PLL电路、高速模数转换电路、FPGA处理电路、输出接口电路以及光电探测器供电和温控补偿电路。本发明采用空间光位置精跟踪信号和光通信信号一体化设计，将空间光位置误差跟踪计算和光接收解调集成于一体，简化了空间光通信的光学前端；利用低噪声放大器放大和FPGA幅度检测控制，实现了空间光的高灵敏度、宽动态范围接收放大，精跟踪位置误差信息提取；同时利用软件无线电思想，采用高速A/D采集和FPGA全数字处理，实现了空间光接收采集、解调恢复、位置误差控制和探测器的温度补偿。
-
公开(公告)号：CN103475612A
公开(公告)日：2013-12-25
申请号：CN201310446295.0
申请日：2013-09-26
Applicant: 西安空间无线电技术研究所
IPC: H04L27/22
Abstract: 一种高速并行OQPSK解调时钟的恢复系统，包括并行延迟模块、并行插值计算模块、并行时钟误差提取模块、并行门限计算模块、并行插值系数产生模块。并行延迟模块对匹配滤波输出的4AR路基带数据中的4AR路并行Q路数据延迟T/2后形成新的4AR路并行Q′路数据，与原4AR路并行I路数据一起送入并行插值计算模块，得到差值后的4AR路数据送入并行时钟误差提取模块得到并行时钟误差εT，同时将差值后的并行数据进行时钟锁定指示计算、累加积分得到门限值，将εT经过并行低通滤波后送给并行插值系数产生模块，产生新的4AR路插值系数反馈给并行插值计算模块。当门限达到稳定值、时钟环路锁定后，并行插值计算模块输出数据最大值，实现时钟恢复。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.028 seconds)
