-
公开(公告)号：CN102611457B
公开(公告)日：2014-07-02
申请号：CN201210051792.6
申请日：2012-02-29
Applicant: 西安空间无线电技术研究所
IPC: H03M13/00
Abstract: 本发明公开了一种多维TCM译码器包括：控制模块、同步检测模块、分支度量模块、辅助网格模块、ACS模块、回溯模块和差分模块。其中，同步检测模块分别由辅助网格模块产生的硬判决码字、ACS模块产生的路径度量归一化信号和回溯模块产生的译码码字，并对路径度量归一化信号进行计数，当计数值达到计数门限N时，如果译码码字与硬判决码字之差小于阈值门限M，则产生数据同步信号并输出到控制模块；否则产生数据失步信号并输出到控制模块。控制模块当接收到数据同步信号或数据失步信号时，对输入的同步译码数据进行排序后输出或对失步的译码数据通过延时同步后排序输出。本发明可利用译码器的中间结果实现对输入译码数据的盲同步，且不造成对译码器性能的损失。
-
公开(公告)号：CN106571829B
公开(公告)日：2019-09-06
申请号：CN201610955524.5
申请日：2016-10-27
Applicant: 西安空间无线电技术研究所
Abstract: 本发明涉及一种基于FPGA的高速自适应DVB‑S2 LDPC译码器及译码方法：(1)矩阵变换，产生左矩阵为准循环结构，右矩阵为变换下三角双对角(RTS)子矩阵的新矩阵；(2)初始化RAM和迭代次数；(3)两部分矩阵分别完成变量节点信息更新及数据回写。(4)校验节点信息更新及回写，同时计算伴随式向量s，迭代次数iter加1；(5)若伴随式向量s＝0或达到最大迭代次数，转步骤(6)，否则，转步骤(3)继续下一轮迭代处理；(6)读出译码判决比特，输出译码码字。
-
公开(公告)号：CN101764621B
公开(公告)日：2012-12-26
申请号：CN200910243285.0
申请日：2009-12-30
Applicant: 西安空间无线电技术研究所
IPC: H03M13/11
Abstract: 星载(8176，7156)LDPC编译码器中实现缩短码与子码兼容的方法，当flag为低电平时，进行缩短码的编码或译码，当flag为高电平时，进行子码的编码或译码，即利用星载数据传输帧格式的特点，如果子码输入，则时序和数据不做改变，直接进行子码编码或译码；如果是缩短码输入，把帧头尾部时隙缩短18个时钟，对应的帧头数据暂存并把该位置填充为18个0数据，这样就与后面的信息组合成子码格式，进行子码编码或译码，编码或译码完成后，再把0比特填充数据替换成暂存的帧头数据。本方法兼容性好，实时性好，使用起来比较灵活，移植性高，可靠性高，目前已应用在多个星载型号上。
-
公开(公告)号：CN101764621A
公开(公告)日：2010-06-30
申请号：CN200910243285.0
申请日：2009-12-30
Applicant: 西安空间无线电技术研究所
IPC: H03M13/11
Abstract: 星载(8176，7156)LDPC编译码器中实现缩短码与子码兼容的方法，当flag为低电平时，进行缩短码的编码或译码，当flag为高电平时，进行子码的编码或译码，即利用星载数据传输帧格式的特点，如果子码输入，则时序和数据不做改变，直接进行子码编码或译码；如果是缩短码输入，把帧头尾部时隙缩短18个时钟，对应的帧头数据暂存并把该位置填充为18个0数据，这样就与后面的信息组合成子码格式，进行子码编码或译码，编码或译码完成后，再把0比特填充数据替换成暂存的帧头数据。本方法兼容性好，实时性好，使用起来比较灵活，移植性高，可靠性高，目前已应用在多个星载型号上。
-
公开(公告)号：CN101599302A
公开(公告)日：2009-12-09
申请号：CN200910089662.X
申请日：2009-07-23
Applicant: 西安空间无线电技术研究所
Abstract: 一种基于FPGA的LDPC译码器的译码码字的高效存储方法，在该方法中译码码字和外信息(或信道信息)共用同一个存储块，有效地减少了译码器系统对存储资源数量的需求；而且读取存储块的同时可以取出译码码字和外信息。所以，校验方程计算单元PCU可以与校验节点更新单元CNU共享同一组地址信息，PCU不需要额外的地址产生器单元；最后，对于处理单元VNU，CNU，PCU均采用逐级细化流水线的设计方法来实现，有效地降低了译码器的关键路径延迟，为提高LDPC译码器的吞吐量提供了必要的保障。对于本文提出的方法采用FPGA进行实现时，不仅可以节省大量的用于单独存储译码码字的资源和产生PCU所需地址的逻辑资源，而且提高了译码器的吞吐量。
-
Patent Agency Ranking
公开(公告)号：CN106571829A
公开(公告)日：2017-04-19
申请号：CN201610955524.5
申请日：2016-10-27
Applicant: 西安空间无线电技术研究所
Abstract: 本发明涉及一种基于FPGA的高速自适应DVB‑S2 LDPC译码器及译码方法：(1)矩阵变换，产生左矩阵为准循环结构，右矩阵为变换下三角双对角(RTS)子矩阵的新矩阵；(2)初始化RAM和迭代次数；(3)两部分矩阵分别完成变量节点信息更新及数据回写。(4)校验节点信息更新及回写，同时计算伴随式向量s，迭代次数iter加1；(5)若伴随式向量s＝0或达到最大迭代次数，转步骤(6)，否则，转步骤(3)继续下一轮迭代处理；(6)读出译码判决比特，输出译码码字。
-
公开(公告)号：CN102611457A
公开(公告)日：2012-07-25
申请号：CN201210051792.6
申请日：2012-02-29
Applicant: 西安空间无线电技术研究所
IPC: H03M13/00
Abstract: 本发明公开了一种多维TCM译码器包括：控制模块、同步检测模块、分支度量模块、辅助网格模块、ACS模块、回溯模块和差分模块。其中，同步检测模块分别由辅助网格模块产生的硬判决码字、ACS模块产生的路径度量归一化信号和回溯模块产生的译码码字，并对路径度量归一化信号进行计数，当计数值达到计数门限N时，如果译码码字与硬判决码字之差小于阈值门限M，则产生数据同步信号并输出到控制模块；否则产生数据失步信号并输出到控制模块。控制模块当接收到数据同步信号或数据失步信号时，对输入的同步译码数据进行排序后输出或对失步的译码数据通过延时同步后排序输出。本发明可利用译码器的中间结果实现对输入译码数据的盲同步，且不造成对译码器性能的损失。
-
公开(公告)号：CN109802687B
公开(公告)日：2023-05-02
申请号：CN201811592741.8
申请日：2018-12-25
Applicant: 西安空间无线电技术研究所
IPC: H03M13/11
Abstract: 一种基于FPGA的QC‑LDPC码的高速码率兼容LDPC编码器，通过控制模块将输入信息序列的每个信息子块的分量的列向量送至校验位计算模块；将信息子块的分量的列向量通过延迟模块进行时间延迟后送至选择移位输出模块；移位操作模块，根据编码器的码率rate，确定循环移位寄存器的移位方法，并送至循环移位寄存器；根据确定循环移位寄存器的移位方法，对循环子矩阵Bi,j的首行数据bi,j(0)进行移位操作,根据移位操作后的结果与输入信息比特序列的逐信息比特，计算得到校验向量，将校验向量送至选择移位输出模块；选择移位输出模块，在不同时间输出校验向量和信息子块的分量的列向量，本发明的高速码率兼容编码器架构，不同码率之间可以最大程度地实现资源共享。
-
公开(公告)号：CN109802687A
公开(公告)日：2019-05-24
申请号：CN201811592741.8
申请日：2018-12-25
Applicant: 西安空间无线电技术研究所
IPC: H03M13/11
Abstract: 一种基于FPGA的QC-LDPC码的高速码率兼容LDPC编码器，通过控制模块将输入信息序列的每个信息子块的分量的列向量送至校验位计算模块；将信息子块的分量的列向量通过延迟模块进行时间延迟后送至选择移位输出模块；移位操作模块，根据编码器的码率rate，确定循环移位寄存器的移位方法，并送至循环移位寄存器；根据确定循环移位寄存器的移位方法，对循环子矩阵Bi,j的首行数据bi,j(0)进行移位操作,根据移位操作后的结果与输入信息比特序列的逐信息比特，计算得到校验向量，将校验向量送至选择移位输出模块；选择移位输出模块，在不同时间输出校验向量和信息子块的分量的列向量，本发明的高速码率兼容编码器架构，不同码率之间可以最大程度地实现资源共享。
-
公开(公告)号：CN101599302B
公开(公告)日：2012-05-09
申请号：CN200910089662.X
申请日：2009-07-23
Applicant: 西安空间无线电技术研究所
Abstract: 一种基于FPGA的LDPC译码器的译码码字的高效存储方法，在该方法中译码码字和外信息(或信道信息)共用同一个存储块，有效地减少了译码器系统对存储资源数量的需求；而且读取存储块的同时可以取出译码码字和外信息。所以，校验方程计算单元PCU可以与校验节点更新单元CNU共享同一组地址信息，PCU不需要额外的地址产生器单元；最后，对于处理单元VNU，CNU，PCU均采用逐级细化流水线的设计方法来实现，有效地降低了译码器的关键路径延迟，为提高LDPC译码器的吞吐量提供了必要的保障。对于本文提出的方法采用FPGA进行实现时，不仅可以节省大量的用于单独存储译码码字的资源和产生PCU所需地址的逻辑资源，而且提高了译码器的吞吐量。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.028 seconds)
