-
公开(公告)号:CN113422603B
公开(公告)日:2023-06-20
申请号:CN202110663180.1
申请日:2021-06-15
Applicant: 西安微电子技术研究所
IPC: H03L7/08
Abstract: 本发明公开了一种SET检测电路、方法和芯片,锁定检测模块输入端分别连接有clk0和clk360,锁定检测模块输出端连接有lock_l0;差分时钟判决电路的反相器和传输门的输入端分别连接有两个差分信号,两个差分信号为一对互补的差分信号,反相器和传输门的输出端连接异或门输入端,异或门输出端连接触发器的d端口;触发器的ck端口连接有clk0;触发器的rstb端口连接锁定检测模块输出端;触发器的q端口与与非门第一输入端连接,与非门的第二输入端连接有tie_high,与非门的输出端连接有lock_l1。既保留了常态电路中的锁定检测功能,还能够检测压控延迟线中出现的两种特殊的SET响应。
-
公开(公告)号:CN113422603A
公开(公告)日:2021-09-21
申请号:CN202110663180.1
申请日:2021-06-15
Applicant: 西安微电子技术研究所
IPC: H03L7/08
Abstract: 本发明公开了一种SET检测电路、方法和芯片,锁定检测模块输入端分别连接有clk0和clk360,锁定检测模块输出端连接有lock_l0;差分时钟判决电路的反相器和传输门的输入端分别连接有两个差分信号,两个差分信号为一对互补的差分信号,反相器和传输门的输出端连接异或门输入端,异或门输出端连接触发器的d端口;触发器的ck端口连接有clk0;触发器的rstb端口连接锁定检测模块输出端;触发器的q端口与与非门第一输入端连接,与非门的第二输入端连接有tie_high,与非门的输出端连接有lock_l1。既保留了常态电路中的锁定检测功能,还能够检测压控延迟线中出现的两种特殊的SET响应。
-
公开(公告)号:CN112466381B
公开(公告)日:2022-09-13
申请号:CN202011349788.9
申请日:2020-11-26
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种适用于测试DDR3物理层电气功能的测试芯片,属于电子测试技术领域。本发明的适用于测试DDR3物理层电气功能的测试芯片,将JTAG接口作为指令的发送端口,测试数据由电路自行产生,从而将指令与数据的通路分隔开来,成功地避免了低速接口的带宽限制问题,使得DDR能够在全速工作下运行;同时还保留了低速接口的调试功能,实现低速与高速之间的切换。本发明通过将数据和待测模块集成的方式,方便观察测试结果,同时使得测试系统微型化,操作简单易行,具有很好的应用前景。本发明克服了现有的DDR测试方法不能测试DDR在全速运行下功能是否正常的缺点。
-
公开(公告)号:CN112466381A
公开(公告)日:2021-03-09
申请号:CN202011349788.9
申请日:2020-11-26
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种适用于测试DDR3物理层电气功能的测试芯片,属于电子测试技术领域。本发明的适用于测试DDR3物理层电气功能的测试芯片,将JTAG接口作为指令的发送端口,测试数据由电路自行产生,从而将指令与数据的通路分隔开来,成功地避免了低速接口的带宽限制问题,使得DDR能够在全速工作下运行;同时还保留了低速接口的调试功能,实现低速与高速之间的切换。本发明通过将数据和待测模块集成的方式,方便观察测试结果,同时使得测试系统微型化,操作简单易行,具有很好的应用前景。本发明克服了现有的DDR测试方法不能测试DDR在全速运行下功能是否正常的缺点。
-
公开(公告)号:CN206058021U
公开(公告)日:2017-03-29
申请号:CN201621093343.8
申请日:2016-09-29
Applicant: 西安微电子技术研究所
IPC: G05F1/56
Abstract: 本实用新型公开一种抗辐照二阶补偿高精度、低温漂带隙基准电压源电路,包括放大电路和数字修调网络R1;数字修调网络R1包括多个串联连接的多晶硅电阻,每个多晶硅电阻两端均通过一个反向二极管后并联有多晶硅电阻,通过在焊盘之间加入一定电压,使反向二极管反向击穿,使得串联的多晶硅电阻与其并联连接的多晶硅电阻导通,使数字修调网络R1的总值变小,基准VREF的值降低,实现对基准VREF的值的调整;用数字修调方式代替薄膜电阻的在线修调可以大大节约测试成本,用多晶硅电阻的负温度系数特性来抵消VBE的二次项可以避免Rb(+TC)设计误差带来的反复流片,降低了流片成本,降低了工程实现难度。
-
-
-
-