公开(公告)号：CN115863339A

公开(公告)日：2023-03-28

申请号：CN202211016764.0

申请日：2022-08-24

Applicant: 英特尔公司

Inventor： D·南迪 ,  M·J·科布林斯基 ,  G·杜威 ,  C-H·崔 ,  H·W·肯内尔 ,  B·J·克里斯特 ,  A·阿利亚鲁昆朱 ,  C·邦伯格 ,  R·沙阿 ,  R·米恩德鲁 ,  S·M·塞亚 ,  C·穆纳辛哈 ,  A·S·默西 ,  T·加尼

IPC: H01L27/088 ,  H01L29/45 ,  H01L21/8234

Abstract: 描述了具有受限的外延源极或漏极结构的全环栅集成电路结构。例如，一种集成电路结构包括在子鳍状物之上的多个纳米线。栅极堆叠体在多个纳米线和子鳍状物上方。外延源极或漏极结构在多个纳米线的相对端上。外延源极或漏极结构包括锗和硼、以及保护层，保护层包括至少部分地覆盖外延源极或漏极结构的硅和锗。包括硅化钛的导电触点在外延源极或漏极结构上。

公开(公告)号：CN110660739A

公开(公告)日：2020-01-07

申请号：CN201910457277.X

申请日：2019-05-29

Applicant: 英特尔公司

Inventor： D·M·克鲁姆 ,  B·古哈 ,  W·许 ,  S·M·塞亚 ,  T·加尼

IPC: H01L21/8234 ,  H01L27/088

Abstract: 本文提供了使用牺牲S/D层的包括增大的晶体管源极/漏极(S/D)接触面积的集成电路结构。在该S/D材料的外延生长之前，将包括与S/D材料不同的材料的牺牲层沉积到S/D沟槽中，使得牺牲层充当S/D材料下方的空间占位器。在S/D触点处理期间，可以相对于S/D材料选择性地蚀刻牺牲层以至少部分地去除牺牲层，在S/D材料下方留下用于触点金属填充的空间。在一些情况下，触点金属也位于S/D材料的部分之间。在一些情况下，触点金属环绕epi S/D，例如当采用S/D区域任一侧上的电介质壁结构时。通过增大S/D接触面积，减小了接触电阻，从而改善了晶体管器件的性能。

公开(公告)号：CN105793967B

公开(公告)日：2019-03-12

申请号：CN201380079044.1

申请日：2013-09-27

Applicant: 英特尔公司

Inventor： R·皮拉里塞泰 ,  S·达斯古普塔 ,  N·戈埃尔 ,  V·H·勒 ,  M·拉多萨夫列维奇 ,  G·杜威 ,  N·慕克吉 ,  M·V·梅茨 ,  W·拉赫马迪 ,  J·T·卡瓦列罗斯 ,  B·舒金 ,  H·W·肯内尔 ,  S·M·塞亚 ,  R·S·周

IPC: H01L21/336 ,  H01L29/78

Abstract: 说明了具有最大顺从性和自由表面弛豫的Ge和III‑V族沟道半导体器件及制造这种Ge和III‑V族沟道半导体器件的方法。例如，一种半导体器件包括布置在半导体衬底上的半导体鳍状物。半导体鳍状物具有中心突出或凹陷段，沿半导体鳍状物的长度与突出外侧段对间隔开。覆层区布置在半导体鳍状物的中心突出或凹陷段上。栅极叠置体布置在覆层区上。源极区/漏极区布置在半导体鳍状物的所述突出外侧段对中。

公开(公告)号：CN104813453B

公开(公告)日：2018-03-13

申请号：CN201380060346.4

申请日：2013-06-26

Applicant: 英特尔公司

Inventor： G·A·格拉斯 ,  D·B·奥贝蒂内 ,  A·S·默西 ,  G·塔雷亚 ,  S·M·塞亚

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L29/16 ,  H01L21/823431 ,  H01L27/0886 ,  H01L29/0669 ,  H01L29/1033 ,  H01L29/785 ,  H01L29/7853

Abstract: 本公开内容的实施例提供了与薄晶体管元件的从硅(Si)到硅锗(SiGe)的转换相关联的技术和构造。在一个实施例中，方法包括：提供具有设置在半导体衬底上的晶体管器件的沟道主体的半导体衬底，所述沟道主体包括硅；在所述沟道主体上形成包括锗的包覆层；以及对所述沟道主体进行退火，以使锗扩散到所述沟道主体中。可以描述和/或要求保护其它实施例。

公开(公告)号：CN104737295B

公开(公告)日：2017-12-26

申请号：CN201380054199.X

申请日：2013-06-12

Applicant: 英特尔公司

Inventor： R·科特利尔 ,  S·M·塞亚 ,  G·杜威 ,  B·舒-金 ,  U·E·阿维奇 ,  R·里奥斯 ,  A·乔杜里 ,  T·D·小林顿 ,  I·A·扬 ,  K·J·库恩

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/66977 ,  H01L27/092 ,  H01L29/045 ,  H01L29/0676 ,  H01L29/068 ,  H01L29/1054 ,  H01L29/16 ,  H01L29/161 ,  H01L29/165 ,  H01L29/20 ,  H01L29/24 ,  H01L29/267 ,  H01L29/42392 ,  H01L29/7391 ,  H01L29/7842 ,  H01L29/785 ,  H01L29/78603 ,  H01L29/78642 ,  H01L29/78684 ,  H01L29/78696

Abstract: 描述了CMOS架构的隧穿场效应晶体管(TFET)以及制造N型和P型TEFT的方法。例如，隧穿场效应晶体管(TFET)包括同质结有源区，所述同质结有源区设置在衬底上方。所述同质结有源区包括在其中具有无掺杂的沟道区的弛豫的Ge或GeSn本体。所述同质结有源区还包括掺杂的源极区和漏极区，所述掺杂的源极区和漏极区设置在所述沟道区的任一侧上的弛豫的Ge或GeSn本体中。所述TFET还包括栅极叠置体，所述栅极叠置体设置在所述源极区与所述漏极区之间的所述沟道区上。所述栅极叠置体包括栅极电介质部分和栅极电极部分。

公开(公告)号：CN107359197A

公开(公告)日：2017-11-17

申请号：CN201710216991.0

申请日：2013-06-12

Applicant: 英特尔公司

Inventor： R·科特利尔 ,  S·M·塞亚 ,  G·杜威 ,  B·舒-金 ,  U·E·阿维奇 ,  R·里奥斯 ,  A·乔杜里 ,  T·D·小林顿 ,  I·A·扬 ,  K·J·库恩

IPC: H01L29/739 ,  H01L29/78 ,  H01L29/161 ,  H01L29/16 ,  H01L21/331 ,  H01L21/336

CPC classification number: H01L29/66977 ,  H01L27/092 ,  H01L29/045 ,  H01L29/0676 ,  H01L29/068 ,  H01L29/1054 ,  H01L29/16 ,  H01L29/161 ,  H01L29/165 ,  H01L29/20 ,  H01L29/24 ,  H01L29/267 ,  H01L29/42392 ,  H01L29/7391 ,  H01L29/7842 ,  H01L29/785 ,  H01L29/78603 ,  H01L29/78642 ,  H01L29/78684 ,  H01L29/78696 ,  H01L29/66356 ,  H01L29/66742 ,  H01L29/66795

Abstract: 描述了CMOS架构的隧穿场效应晶体管(TFET)以及制造N型和P型TEFT的方法。例如，隧穿场效应晶体管(TFET)包括同质结有源区，所述同质结有源区设置在衬底上方。所述同质结有源区包括在其中具有无掺杂的沟道区的弛豫的Ge或GeSn本体。所述同质结有源区还包括掺杂的源极区和漏极区，所述掺杂的源极区和漏极区设置在所述沟道区的任一侧上的弛豫的Ge或GeSn本体中。所述TFET还包括栅极叠置体，所述栅极叠置体设置在所述源极区与所述漏极区之间的所述沟道区上。所述栅极叠置体包括栅极电介质部分和栅极电极部分。

公开(公告)号：CN105793967A

公开(公告)日：2016-07-20

申请号：CN201380079044.1

申请日：2013-09-27

Applicant: 英特尔公司

Inventor： R·皮拉里塞泰 ,  S·达斯古普塔 ,  N·戈埃尔 ,  V·H·勒 ,  M·拉多萨夫列维奇 ,  G·杜威 ,  N·慕克吉 ,  M·V·梅茨 ,  W·拉赫马迪 ,  J·T·卡瓦列罗斯 ,  B·舒金 ,  H·W·肯内尔 ,  S·M·塞亚 ,  R·S·周

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L29/785 ,  H01L21/76224 ,  H01L21/823431 ,  H01L21/823437 ,  H01L21/823462 ,  H01L27/0886 ,  H01L29/0653 ,  H01L29/1054 ,  H01L29/16 ,  H01L29/165 ,  H01L29/20 ,  H01L29/267 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/7842 ,  H01L29/7851

Abstract: 说明了具有最大顺从性和自由表面弛豫的Ge和III?V族沟道半导体器件及制造这种Ge和III?V族沟道半导体器件的方法。例如，一种半导体器件包括布置在半导体衬底上的半导体鳍状物。半导体鳍状物具有中心突出或凹陷段，沿半导体鳍状物的长度与突出外侧段对间隔开。覆层区布置在半导体鳍状物的中心突出或凹陷段上。栅极叠置体布置在覆层区上。源极区/漏极区布置在半导体鳍状物的所述突出外侧段对中。

公开(公告)号：CN103262245B

公开(公告)日：2016-05-25

申请号：CN201180057308.4

申请日：2011-09-19

Applicant: 英特尔公司

Inventor： S·M·塞亚 ,  R·科特利尔 ,  J·T·卡瓦列罗斯 ,  M·D·贾尔斯 ,  T·加尼 ,  K·J·库恩 ,  M·库恩 ,  N·M·泽利克

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7848 ,  H01L29/1054 ,  H01L29/66795 ,  H01L29/7849 ,  H01L29/785

Abstract: 一种方法和根据所述方法制造的器件。所述方法包括：提供包括第一材料的衬底；以及提供包括第二材料的鳍，所述鳍设置在所述衬底上并具有器件有源部分，所述第一材料和所述第二材料在其各自的晶体结构之间呈现晶格失配。提供所述鳍包括：在所述衬底上提供包括所述第二材料的双轴应变膜；并且去除所述双轴应变膜的一部分以由其形成基本上单轴应变的鳍。

公开(公告)号：CN102668093B

公开(公告)日：2016-05-04

申请号：CN201080052947.7

申请日：2010-12-02

Applicant: 英特尔公司

Inventor： S·M·塞亚 ,  R·米恩德鲁 ,  L·希弗伦 ,  K·库恩

IPC: H01L29/78 ,  H01L21/336

Abstract: 一种半导体器件包括衬底和形成于衬底上的半导体主体。半导体主体包括源极区和漏极区。源极区或漏极区或其组合包括第一侧表面、第二侧表面和顶表面。第一侧表面与第二侧表面相对，顶表面与底表面相对。源极区或漏极区或其组合包括形成于基本全部第一侧表面、基本全部第二侧表面和顶表面上的金属层。

公开(公告)号：CN104737295A

公开(公告)日：2015-06-24

申请号：CN201380054199.X

申请日：2013-06-12

Applicant: 英特尔公司

Inventor： R·科特利尔 ,  S·M·塞亚 ,  G·杜威 ,  B·舒-金 ,  U·E·阿维奇 ,  R·里奥斯 ,  A·乔杜里 ,  T·D·小林顿 ,  I·A·扬 ,  K·J·库恩

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/66977 ,  H01L27/092 ,  H01L29/045 ,  H01L29/0676 ,  H01L29/068 ,  H01L29/1054 ,  H01L29/16 ,  H01L29/161 ,  H01L29/165 ,  H01L29/20 ,  H01L29/24 ,  H01L29/267 ,  H01L29/42392 ,  H01L29/7391 ,  H01L29/7842 ,  H01L29/785 ,  H01L29/78603 ,  H01L29/78642 ,  H01L29/78684 ,  H01L29/78696

Abstract: 描述了CMOS架构的隧穿场效应晶体管(TFET)以及制造N型和P型TEFT的方法。例如，隧穿场效应晶体管(TFET)包括同质结有源区，所述同质结有源区设置在衬底上方。所述同质结有源区包括在其中具有无掺杂的沟道区的弛豫的Ge或GeSn本体。所述同质结有源区还包括掺杂的源极区和漏极区，所述掺杂的源极区和漏极区设置在所述沟道区的任一侧上的弛豫的Ge或GeSn本体中。所述TFET还包括栅极叠置体，所述栅极叠置体设置在所述源极区与所述漏极区之间的所述沟道区上。所述栅极叠置体包括栅极电介质部分和栅极电极部分。