-
公开(公告)号：CN117035015A
公开(公告)日：2023-11-10
申请号：CN202311068912.8
申请日：2018-04-23
Applicant: 英特尔公司
Inventor： P·萨蒂 , N·斯里尼瓦萨 , 陈峰 , J·雷 , B·J·阿什博 , N·C·加洛泊凡博列斯 , E·努维塔蒂 , B·文布 , T-H·林 , K·辛哈 , R·巴瑞克 , S·S·巴格索克希 , J·E·高茨施里奇 , A·考克 , N·R·萨蒂什 , F·阿赫巴里 , D·金 , W·付 , T·T·施吕斯列尔 , J·B·马斯特罗纳尔德 , L·L·赫德 , J·H·费特 , J·S·波尔斯 , A·T·莱克 , K·瓦德亚纳桑 , D·伯克 , S·马余兰 , A·R·阿普
Abstract: 公开了一种用于促进计算优化的装置。该装置包括多个处理单元，该多个处理单元各自包括多个执行单元(EU)，其中，该多个EU包括第一EU类型和第二EU类型。
-
公开(公告)号：CN111539518A
公开(公告)日：2020-08-14
申请号：CN202010356162.4
申请日：2018-04-23
Applicant: 英特尔公司
Inventor： P·萨蒂 , N·斯里尼瓦萨 , 陈峰 , J·雷 , B·J·阿什博 , N·C·加洛泊凡博列斯 , E·努维塔蒂 , B·文布 , T-H·林 , K·辛哈 , R·巴瑞克 , S·S·巴格索克希 , J·E·高茨施里奇 , A·考克 , N·R·萨蒂什 , F·阿赫巴里 , D·金 , W·付 , T·T·施吕斯列尔 , J·B·马斯特罗纳尔德 , L·L·赫德 , J·H·费特 , J·S·波尔斯 , A·T·莱克 , K·瓦德亚纳桑 , D·伯克 , S·马余兰 , A·R·阿普
Abstract: 公开了一种用于促进计算优化的装置。该装置包括多个处理单元，该多个处理单元各自包括多个执行单元(EU)，其中，该多个EU包括第一EU类型和第二EU类型。
-
公开(公告)号：CN117788262A
公开(公告)日：2024-03-29
申请号：CN202311809249.2
申请日：2018-04-23
Applicant: 英特尔公司
Inventor： P·萨蒂 , N·斯里尼瓦萨 , 陈峰 , J·雷 , B·J·阿什博 , N·C·加洛泊凡博列斯 , E·努维塔蒂 , B·文布 , T-H·林 , K·辛哈 , R·巴瑞克 , S·S·巴格索克希 , J·E·高茨施里奇 , A·考克 , N·R·萨蒂什 , F·阿赫巴里 , D·金 , W·付 , T·T·施吕斯列尔 , J·B·马斯特罗纳尔德 , L·L·赫德 , J·H·费特 , J·S·波尔斯 , A·T·莱克 , K·瓦德亚纳桑 , D·伯克 , S·马余兰 , A·R·阿普
IPC: G06T1/20 , G06T1/40 , G06N3/044 , G06N3/0442 , G06N3/0464 , G06N3/084 , G06N3/088 , G06N3/0895 , G06N3/09
Abstract: 公开了一种用于促进计算优化的装置。该装置包括多个处理单元，该多个处理单元各自包括多个执行单元(EU)，其中，该多个EU包括第一EU类型和第二EU类型。
-
公开(公告)号：CN108734645A
公开(公告)日：2018-11-02
申请号：CN201810368245.8
申请日：2018-04-23
Applicant: 英特尔公司
Inventor： N·斯里尼瓦萨 , J·雷 , N·C·加洛泊凡博列斯 , B·阿什博 , P·萨蒂 , 陈峰 , B·拉克舍玛南 , E·乌尔德-阿迈德-瓦尔 , 马立伟 , L·L·赫德 , A·R·阿普 , J·C·韦斯特 , S·S·巴格索克希 , J·E·高茨克里奇 , C·萨科斯维尔 , F·阿赫巴里 , D·金 , A·考克 , N·R·萨蒂什
Abstract: 本申请公开了神经网络优化机制。公开了一种用于促进神经网络(NN)优化的方法。所述设备包括优化逻辑，所述优化逻辑用于：将NN拓扑限定为具有一个或多个宏层；调节所述一个或多个宏层以便适配所述NN的输入和输出部件；并且基于所述一个或多个宏层训练所述NN。
-
公开(公告)号：CN113705789B
公开(公告)日：2024-01-16
申请号：CN202111003293.5
申请日：2018-04-23
Applicant: 英特尔公司
Inventor： P·萨蒂 , N·斯里尼瓦萨 , 陈峰 , J·雷 , B·J·阿什博 , N·C·加洛泊凡博列斯 , E·努维塔蒂 , B·文布 , T-H·林 , K·辛哈 , R·巴瑞克 , S·S·巴格索克希 , J·E·高茨施里奇 , A·考克 , N·R·萨蒂什 , F·阿赫巴里 , D·金 , W·付 , T·T·施吕斯列尔 , J·B·马斯特罗纳尔德 , L·L·赫德 , J·H·费特 , J·S·波尔斯 , A·T·莱克 , K·瓦德亚纳桑 , D·伯克 , S·马余兰 , A·R·阿普
IPC: G06N3/045 , G06N3/044 , G06N3/0464 , G06N3/0499 , G06N3/084 , G06N3/088 , G06N3/09 , G06T1/20
Abstract: 公开了一种用于促进计算优化的装置。该装置包括多个处理单元，该多个处理单元各自包括多个执行单元(EU)，其中，该多个EU包括第一EU类型和第二EU类型。(56)对比文件刘金硕;刘天晓;吴慧;曾秋梅;任梦菲;顾宜淳.从图形处理器到基于GPU的通用计算.武汉大学学报(理学版).2013,(02),全文.
-
Patent Agency Ranking
公开(公告)号：CN108734298A
公开(公告)日：2018-11-02
申请号：CN201810339294.9
申请日：2018-04-16
Applicant: 英特尔公司
Inventor： C·萨科斯维尔 , P·萨蒂 , J·C·韦斯特 , S·S·巴格索克希 , J·E·高茨克里奇 , A·R·阿普 , N·C·加洛泊凡博列斯 , J·雷 , N·斯里尼瓦萨 , 陈峰 , B·J·阿什博 , R·巴瑞克 , T-H·林 , K·辛哈 , E·努维塔蒂 , B·韦布 , A·考克
Abstract: 本申请公开了扩展GPU/CPU一致性到多GPU核。在示例中，一种装置，包括：多个处理单元核；多个高速缓存存储器模块，与多个处理单元核相关联；以及机器学习模型，通信地耦合至多个处理单元核，其中多个高速缓存存储器模块与机器学习模型共享高速缓存一致性数据。还公开并要求保护其他实施例。
-
公开(公告)号：CN108734274A
公开(公告)日：2018-11-02
申请号：CN201810368545.6
申请日：2018-04-23
Applicant: 英特尔公司
Inventor： P·萨蒂 , N·斯里尼瓦萨 , 陈峰 , J·雷 , B·J·阿什博 , N·C·加洛泊凡博列斯 , E·努维塔蒂 , B·文布 , T-H·林 , K·辛哈 , R·巴瑞克 , S·S·巴格索克希 , J·E·高茨施里奇 , A·考克 , N·R·萨蒂什 , F·阿赫巴里 , D·金 , W·付 , T·T·施吕斯列尔 , J·B·马斯特罗纳尔德 , L·L·赫德 , J·H·费特 , J·S·波尔斯 , A·T·莱克 , K·瓦德亚纳桑 , D·伯克 , S·马余兰 , A·R·阿普
Abstract: 公开了一种用于促进计算优化的装置。该装置包括多个处理单元，该多个处理单元各自包括多个执行单元(EU)，其中，该多个EU包括第一EU类型和第二EU类型。
-
公开(公告)号：CN111539518B
公开(公告)日：2023-05-23
申请号：CN202010356162.4
申请日：2018-04-23
Applicant: 英特尔公司
Inventor： P·萨蒂 , N·斯里尼瓦萨 , 陈峰 , J·雷 , B·J·阿什博 , N·C·加洛泊凡博列斯 , E·努维塔蒂 , B·文布 , T-H·林 , K·辛哈 , R·巴瑞克 , S·S·巴格索克希 , J·E·高茨施里奇 , A·考克 , N·R·萨蒂什 , F·阿赫巴里 , D·金 , W·付 , T·T·施吕斯列尔 , J·B·马斯特罗纳尔德 , L·L·赫德 , J·H·费特 , J·S·波尔斯 , A·T·莱克 , K·瓦德亚纳桑 , D·伯克 , S·马余兰 , A·R·阿普
IPC: G06N3/0464 , G06N3/084 , G06T1/40
Abstract: 公开了一种用于促进计算优化的装置。该装置包括多个处理单元，该多个处理单元各自包括多个执行单元(EU)，其中，该多个EU包括第一EU类型和第二EU类型。
-
公开(公告)号：CN113705789A
公开(公告)日：2021-11-26
申请号：CN202111003293.5
申请日：2018-04-23
Applicant: 英特尔公司
Inventor： P·萨蒂 , N·斯里尼瓦萨 , 陈峰 , J·雷 , B·J·阿什博 , N·C·加洛泊凡博列斯 , E·努维塔蒂 , B·文布 , T-H·林 , K·辛哈 , R·巴瑞克 , S·S·巴格索克希 , J·E·高茨施里奇 , A·考克 , N·R·萨蒂什 , F·阿赫巴里 , D·金 , W·付 , T·T·施吕斯列尔 , J·B·马斯特罗纳尔德 , L·L·赫德 , J·H·费特 , J·S·波尔斯 , A·T·莱克 , K·瓦德亚纳桑 , D·伯克 , S·马余兰 , A·R·阿普
Abstract: 公开了一种用于促进计算优化的装置。该装置包括多个处理单元，该多个处理单元各自包括多个执行单元(EU)，其中，该多个EU包括第一EU类型和第二EU类型。
-
公开(公告)号：CN108734285A
公开(公告)日：2018-11-02
申请号：CN201810367363.7
申请日：2018-04-23
Applicant: 英特尔公司
Inventor： K·尼利斯 , 姚安邦 , 陈晓明 , E·乌尔德-阿迈德-瓦尔 , S·S·巴格索克希 , E·努维塔蒂 , B·文布 , N·C·加洛泊凡博列斯 , R·巴瑞克 , T-H·林 , K·辛哈
Abstract: 一个实施例提供了用于执行机器学习操作的计算装置，该装置包括：解码单元，用于将单个指令解码成经解码的指令，该经解码的指令指定包括输入值和与神经网络相关联的量化权重值在内的多个操作数；算术逻辑单元，该算术逻辑单元包括桶形移位器、加法器和累加器寄存器，其中为了执行经解码的指令，桶形移位器将输入值移位量化的权重值以生成经移位的输入值，并且加法器将经移位的输入值加到被存储在累加器寄存器中的值，并更新被存储在累加器寄存器中的值。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.049 seconds)
