-
公开(公告)号：CN113366454A
公开(公告)日：2021-09-07
申请号：CN202080011597.3
申请日：2020-03-14
Applicant: 英特尔公司
Inventor： A·考克 , B·阿什博 , S·贾纳斯 , A·阿南塔拉曼 , A·R·阿普 , N·库雷 , V·乔治 , A·亨特 , B·英斯科 , E·乌尔德-阿迈德-瓦尔 , S·潘尼尔 , V·兰加纳坦 , J·雷 , K·辛哈 , L·斯特里拉马萨尔玛 , P·萨蒂 , S·唐格里
IPC: G06F12/0804 , G06F12/0893 , G06F15/173
Abstract: 实施例总体上涉及用于图形操作的多片架构。装置的实施例包括：用于图形操作的多片架构，包括多片图形处理器，多片处理器包括：一个或多个管芯；多个处理器片，安装在一个或多个管芯上；以及结构，用于互连一个或多个管芯上的处理器片，其中，结构用于启用多个处理器片中的处理器片之间的通信。
-
公开(公告)号：CN114518943A
公开(公告)日：2022-05-20
申请号：CN202111357129.4
申请日：2021-11-16
Applicant: 英特尔公司
Abstract: 本申请公开了多片图形处理单元。公开了一种用于促进多片装置中的处理的设备。所述设备包括：多个处理片，每个处理片包括存储器装置以及多个处理资源，所述多个处理资源耦合到所述存储器装置；以及存储器管理单元，所述存储器管理单元用于管理所述多个片中的每一个中的存储器装置以在存储器装置之间执行存储器资源的分配，以供所述多个处理资源执行。
-
公开(公告)号：CN113366437A
公开(公告)日：2021-09-07
申请号：CN202080011587.X
申请日：2020-03-14
Applicant: 英特尔公司
Inventor： A·考克 , J·雷 , B·阿什博 , J·皮尔斯 , A·阿普 , V·兰加纳坦 , L·斯特里拉马萨尔玛 , E·乌尔德-阿迈德-瓦尔 , A·阿南塔拉曼 , V·安德烈 , N·加洛泊凡博列斯 , V·乔治 , Y·哈雷尔 , 小亚瑟·亨特 , B·英斯科 , S·贾纳斯 , P·开 , M·麦克弗森 , S·马余兰 , M·A·彼得 , M·拉马多斯 , S·沙阿 , K·辛哈 , P·萨蒂 , V·维姆拉帕利
IPC: G06F9/30 , G06F9/38 , G06F12/0811 , G06F12/0862 , G06F12/0866
Abstract: 公开了用于提高高速缓存效率和利用率的系统和方法。在一个实施例中，图形处理器包括：处理资源，用于执行图形操作；以及高速缓存的高速缓存控制器，高速缓存耦合至处理资源。高速缓存控制器配置为通过确定默认设置还是指令将控制高速缓存的高速缓存操作来控制高速缓存优先级。
-
公开(公告)号：CN108734645A
公开(公告)日：2018-11-02
申请号：CN201810368245.8
申请日：2018-04-23
Applicant: 英特尔公司
Inventor： N·斯里尼瓦萨 , J·雷 , N·C·加洛泊凡博列斯 , B·阿什博 , P·萨蒂 , 陈峰 , B·拉克舍玛南 , E·乌尔德-阿迈德-瓦尔 , 马立伟 , L·L·赫德 , A·R·阿普 , J·C·韦斯特 , S·S·巴格索克希 , J·E·高茨克里奇 , C·萨科斯维尔 , F·阿赫巴里 , D·金 , A·考克 , N·R·萨蒂什
Abstract: 本申请公开了神经网络优化机制。公开了一种用于促进神经网络(NN)优化的方法。所述设备包括优化逻辑，所述优化逻辑用于：将NN拓扑限定为具有一个或多个宏层；调节所述一个或多个宏层以便适配所述NN的输入和输出部件；并且基于所述一个或多个宏层训练所述NN。
-
公开(公告)号：CN114968366A
公开(公告)日：2022-08-30
申请号：CN202210586709.9
申请日：2020-03-14
Applicant: 英特尔公司
Inventor： A·考克 , J·雷 , B·阿什博 , J·皮尔斯 , A·阿普 , V·兰加纳坦 , L·斯特里拉马萨尔玛 , E·乌尔德-阿迈德-瓦尔 , A·阿南塔拉曼 , V·安德烈 , N·加洛泊凡博列斯 , V·乔治 , Y·哈雷尔 , 小亚瑟·亨特 , B·英斯科 , S·贾纳斯 , P·开 , M·麦克弗森 , S·马余兰 , M·A·彼得 , M·拉马多斯 , S·沙阿 , K·辛哈 , P·萨蒂 , V·维姆拉帕利
IPC: G06F9/302 , G06F9/38 , G06F12/0811 , G06F12/0862 , G06F12/0866
Abstract: 公开了用于提高高速缓存效率和利用率的系统和方法。在一个实施例中，图形处理器包括：处理资源，用于执行图形操作；以及高速缓存的高速缓存控制器，高速缓存耦合至处理资源。高速缓存控制器配置为通过确定默认设置还是指令将控制高速缓存的高速缓存操作来控制高速缓存优先级。
-
Patent Agency Ranking
公开(公告)号：CN113424148A
公开(公告)日：2021-09-21
申请号：CN202080014501.9
申请日：2020-03-14
Applicant: 英特尔公司
Inventor： L·斯特瑞拉马萨尔马 , P·苏提 , V·乔治 , B·阿什博 , A·阿南塔拉曼 , V·安德烈 , A·阿普 , N·加洛坡冯伯里斯 , A·科克 , M·麦克弗森 , S·马伊尤兰 , N·米斯特里 , E·乌尔德-艾哈迈德-瓦勒 , S·帕内尔 , V·兰加纳坦 , J·雷 , A·沙阿 , S·坦格里
IPC: G06F9/38 , G06F12/0862 , G06F9/30
Abstract: 本文公开了用于检测跨分片访问、利用经由复制操作的数据多播提供多分片推理缩放和提供页迁移的多分片存储器管理。在一个实施例中，一种用于多分片架构的图形处理器包括：第一图形处理单元(GPU)，其具有存储器和存储器控制器；第二图形处理单元(GPU)，其具有存储器；以及跨GPU结构，其用于通信地耦合第一GPU和第二GPU。存储器控制器被配置为：确定在多GPU配置中从第一GPU到第二GPU的存储器是否发生频繁的跨分片存储器访问；以及当从第一GPU到第二GPU的存储器发生频繁的跨分片存储器访问时，发送消息以发起数据传送机制。
-
公开(公告)号：CN113383313A
公开(公告)日：2021-09-10
申请号：CN202080011318.3
申请日：2020-02-12
Applicant: 英特尔公司
Abstract: 实施例总体上涉及用于图形处理的线程组调度。装置的实施例包括：多个处理器，其包括用于处理数据的多个图形处理器；存储器；以及一个或多个高速缓存，用于存储用于多个图形处理器的数据，其中，一个或多个处理器用于调度用于由多个图形处理器处理的多个线程组，对多个线程组的调度包括多个处理器根据一个或多个高速缓存的高速缓存局部性来应用偏置以用于调度多个线程组。
-
公开(公告)号：CN112233010A
公开(公告)日：2021-01-15
申请号：CN202010230726.X
申请日：2020-03-27
Applicant: 英特尔公司
Inventor： J·雷 , J·瓦乐瑞奥 , B·阿什博 , L·斯特瑞拉马萨尔马
IPC: G06T1/60 , G06T15/00 , G06F12/0815 , G06F12/084 , G06F12/0842
Abstract: 本文描述的实施例提供了一种通用图形处理器，其包括：多个块，所述多个块中的每一块包括至少一个执行单元、本地高速缓存和高速缓存控制单元；以及通信地耦合至所述多个块的高带宽存储器，其中，所述高带宽存储器在所述多个块之间共享。高速缓存控制单元用于实现部分写入管理协议，以接收被指引至本地高速缓存中的高速缓存行的部分写入操作，所述部分写入操作包括写入数据，当所述高速缓存行处于修改状态时，将与所述部分写入操作相关联的数据写入到所述本地高速缓存，并且当所述部分写入操作触发高速缓存未命中或者当所述高速缓存行处于独占状态或者共享状态时将与所述部分写入操作相关联的写入数据转发给所述高带宽存储器。可以描述其他实施例并要求对其进行保护。
-
公开(公告)号：CN113508362A
公开(公告)日：2021-10-15
申请号：CN202080014422.8
申请日：2020-03-14
Applicant: 英特尔公司
Inventor： J·雷 , S·帕内尔 , S·坦格里 , B·阿什博 , S·贾纳斯 , A·阿普 , V·乔治 , R·伊耶 , N·贾殷 , P·科 , A·科克 , M·麦克弗森 , J·马斯特罗纳尔德 , E·乌尔德-艾哈迈德-瓦勒 , J·P·艾斯 , E·萨姆森
IPC: G06F9/38 , G06F12/0862 , G06F9/30 , G06F12/06
Abstract: 本文描述的实施例包括软件、固件和硬件，该软件、固件和硬件提供用于实现跨多个通用图形处理单元的确定性调度的技术。一个实施例提供了具有统一延迟的多GPU架构。一个实施例提供了用于基于存储器芯片热量来分布存储器输出的技术。一个实施例提供了用于实现热感知工作负载调度的技术。一个实施例提供了用于实现针对在多个GPU上调度工作负载的端到端合同的技术。
-
公开(公告)号：CN113454609A
公开(公告)日：2021-09-28
申请号：CN202080014359.8
申请日：2020-02-12
Applicant: 英特尔公司
Inventor： V·维穆拉帕利 , L·斯特里拉马萨玛 , M·麦克费森 , A·阿南塔拉曼 , B·阿什博 , M·拉曼多斯 , W·B·萨德勒 , J·皮尔斯 , S·杰那斯 , B·英斯科 , V·兰加纳坦 , K·辛哈 , A·亨特 , P·苏尔蒂 , N·加洛普冯博里斯 , J·雷 , A·R·阿普 , E·乌尔-艾哈迈德-瓦尔 , A·科克 , S·金 , S·麦尤兰 , V·安德烈
IPC: G06F12/0862 , G06F12/0897 , G06F12/0888 , G06F9/38
Abstract: 实施例一般涉及用于图形数据处理的数据预取。一种设备的实施例包括：一个或多个处理器，所述一个或多个处理器包括一个或多个图形处理单元（GPU）；以及多个高速缓存，所述多个高速缓存用于为所述一个或多个GPU提供存储装置，所述多个高速缓存至少包括L1高速缓存和L3高速缓存；其中所述设备将通过所述一个或多个GPU中的第一GPU的预取器来提供对数据的智能预取，包括：测量针对所述L1高速缓存的命中率，在确定针对所述L1高速缓存的所述命中率等于或大于阈值时，将对数据的预取限于所述L3高速缓存中的存储装置，以及在确定针对所述L1高速缓存的所述命中率小于阈值时，允许对数据的所述预取到所述L1高速缓存。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.018 seconds)
