-
公开(公告)号：CN117788262A
公开(公告)日：2024-03-29
申请号：CN202311809249.2
申请日：2018-04-23
Applicant: 英特尔公司
Inventor： P·萨蒂 , N·斯里尼瓦萨 , 陈峰 , J·雷 , B·J·阿什博 , N·C·加洛泊凡博列斯 , E·努维塔蒂 , B·文布 , T-H·林 , K·辛哈 , R·巴瑞克 , S·S·巴格索克希 , J·E·高茨施里奇 , A·考克 , N·R·萨蒂什 , F·阿赫巴里 , D·金 , W·付 , T·T·施吕斯列尔 , J·B·马斯特罗纳尔德 , L·L·赫德 , J·H·费特 , J·S·波尔斯 , A·T·莱克 , K·瓦德亚纳桑 , D·伯克 , S·马余兰 , A·R·阿普
IPC: G06T1/20 , G06T1/40 , G06N3/044 , G06N3/0442 , G06N3/0464 , G06N3/084 , G06N3/088 , G06N3/0895 , G06N3/09
Abstract: 公开了一种用于促进计算优化的装置。该装置包括多个处理单元，该多个处理单元各自包括多个执行单元(EU)，其中，该多个EU包括第一EU类型和第二EU类型。
-
公开(公告)号：CN115861022A
公开(公告)日：2023-03-28
申请号：CN202211019025.7
申请日：2022-08-24
Applicant: 英特尔公司
Abstract: 一个实施例提供一种图形处理器，该图形处理器包括：包含寄存器堆的处理资源，存储器，缓存，和用于处理来自处理资源的加载、存储和预取消息的加载/存储/缓存电路。电路将会将接收到的存储器访问消息排序到读取和写入的地址排序列表中。电路从第一请求缓冲器调度第一组地址排序请求达第一时间段，随后从第二请求缓冲器调度第二组地址排序请求达第二时间段。
-
-
公开(公告)号：CN117035015A
公开(公告)日：2023-11-10
申请号：CN202311068912.8
申请日：2018-04-23
Applicant: 英特尔公司
Inventor： P·萨蒂 , N·斯里尼瓦萨 , 陈峰 , J·雷 , B·J·阿什博 , N·C·加洛泊凡博列斯 , E·努维塔蒂 , B·文布 , T-H·林 , K·辛哈 , R·巴瑞克 , S·S·巴格索克希 , J·E·高茨施里奇 , A·考克 , N·R·萨蒂什 , F·阿赫巴里 , D·金 , W·付 , T·T·施吕斯列尔 , J·B·马斯特罗纳尔德 , L·L·赫德 , J·H·费特 , J·S·波尔斯 , A·T·莱克 , K·瓦德亚纳桑 , D·伯克 , S·马余兰 , A·R·阿普
Abstract: 公开了一种用于促进计算优化的装置。该装置包括多个处理单元，该多个处理单元各自包括多个执行单元(EU)，其中，该多个EU包括第一EU类型和第二EU类型。
-
公开(公告)号：CN115641250A
公开(公告)日：2023-01-24
申请号：CN202210692875.7
申请日：2022-06-17
Applicant: 英特尔公司
IPC: G06T1/40 , G06T1/60 , G06F12/0806 , G06N3/0464 , G06N3/08
Abstract: 实施例涉及用于在GPU的子核的私有高速缓存中执行全局存储器原子性的系统和方法。GPU的实施例包括多个子核，每个子核包括加载/存储流水线。加载/存储流水线可操作用于：接收指定要在加载/存储流水线的主数据高速缓存内执行的原子性操作的信息。加载/存储流水线还可操作用于：将要由原子性操作修改的数据从由多个子核共享的存储器层级结构读取到主数据高速缓存中。加载/存储流水线进一步可操作用于：通过基于原子性操作修改主数据高速缓存内的数据来产生原子性操作的原子性结果。
-
Patent Agency Ranking
公开(公告)号：CN108701053B
公开(公告)日：2021-10-29
申请号：CN201780013420.5
申请日：2017-01-10
Applicant: 英特尔公司
Abstract: 描述了用于促进针对计算环境中的任务执行的执行感知混合抢占的机制。如本文中所述，各实施例的方法包括检测由计算设备主控的软件应用，其中，所述软件应用用于促进能够由所述计算设备的图形处理器执行的一个或多个任务。所述方法可进一步包括基于分别与处于线程级执行和工作组级执行的所述一个或多个任务相关的第一时间估计和第二时间估计的比较来选择细粒度抢占或粗粒度抢占中的至少一个。所述方法可进一步包括启动所述细粒度抢占和所述粗粒度抢占中所选择的抢占的执行。
-
公开(公告)号：CN111539518A
公开(公告)日：2020-08-14
申请号：CN202010356162.4
申请日：2018-04-23
Applicant: 英特尔公司
Inventor： P·萨蒂 , N·斯里尼瓦萨 , 陈峰 , J·雷 , B·J·阿什博 , N·C·加洛泊凡博列斯 , E·努维塔蒂 , B·文布 , T-H·林 , K·辛哈 , R·巴瑞克 , S·S·巴格索克希 , J·E·高茨施里奇 , A·考克 , N·R·萨蒂什 , F·阿赫巴里 , D·金 , W·付 , T·T·施吕斯列尔 , J·B·马斯特罗纳尔德 , L·L·赫德 , J·H·费特 , J·S·波尔斯 , A·T·莱克 , K·瓦德亚纳桑 , D·伯克 , S·马余兰 , A·R·阿普
Abstract: 公开了一种用于促进计算优化的装置。该装置包括多个处理单元，该多个处理单元各自包括多个执行单元(EU)，其中，该多个EU包括第一EU类型和第二EU类型。
-
-
公开(公告)号：CN117764810A
公开(公告)日：2024-03-26
申请号：CN202311810112.9
申请日：2018-04-23
Applicant: 英特尔公司
Inventor： E·乌尔德-阿迈德-瓦尔 , B·拉克舍玛南 , T·史佩斯曼 , J·雷 , P·T·唐 , M·斯特里克兰德 , 陈晓明 , 姚安邦 , B·J·阿什博 , L·L·赫德 , 马立伟
IPC: G06T1/20 , G06T1/60 , G06F15/78 , G06N3/044 , G06N3/0442 , G06N3/0464 , G06N3/063 , G06N3/084 , G06N3/088 , G06N3/0895 , G06N3/09 , G06N5/04
Abstract: 本申请公开了使用低精度和高精度的混合推理。一个实施例提供了一种用于执行机器学习操作的计算设备，所述计算设备包括：指令解码逻辑，所述指令解码逻辑用于将包括多个操作数的单个指令解码成单个经解码指令，所述多个操作数具有不同的精度；以及包括第一逻辑单元和第二逻辑单元的通用图形计算单元，所述通用图形计算单元用于执行所述单个经解码指令，其中，执行所述单个经解码指令包括以第一精度对所述多个操作数中的第一组操作数执行第一指令操作，并且同时以第二精度对所述多个操作数中的第二组操作数执行第二指令操作。
-
公开(公告)号：CN116777728A
公开(公告)日：2023-09-19
申请号：CN202310748237.7
申请日：2018-04-23
Applicant: 英特尔公司
Inventor： E·乌尔德-阿迈德-瓦尔 , B·拉克舍玛南 , T·史佩斯曼 , J·雷 , P·T·唐 , M·斯特里克兰德 , 陈晓明 , 姚安邦 , B·J·阿什博 , L·L·赫德 , 马立伟
IPC: G06T1/20 , G06N3/0464 , G06N3/084
Abstract: 本申请公开了使用低精度和高精度的混合推理。一个实施例提供了一种用于执行机器学习操作的计算设备，所述计算设备包括：指令解码逻辑，所述指令解码逻辑用于将包括多个操作数的单个指令解码成单个经解码指令，所述多个操作数具有不同的精度；以及包括第一逻辑单元和第二逻辑单元的通用图形计算单元，所述通用图形计算单元用于执行所述单个经解码指令，其中，执行所述单个经解码指令包括以第一精度对所述多个操作数中的第一组操作数执行第一指令操作，并且同时以第二精度对所述多个操作数中的第二组操作数执行第二指令操作。
-
-
-
-
-
-
-
-
-
Search Results
33
records
(took 0.018 seconds)
